High Speed interconnect CMOS utgang buffer design

[mohitperceiver]

Kan noen vennligst hjelpe meg, i å gi nødvendige sammenkoblinger ting som modellering dirigenter som overføring linje og hvorfor de modellen cmos produksjon buffet av bare Thevenin ekvivalent.Hva kan være nøyaktige måten å modellere sammenkoblinger for høy hastighet design

 

[mdcui]

normalt, å tallfeste støy introdusert av pakken, kan du bruke enkle lumped RLC-modellen, med R rundt 50 ~ 100mohm, L ~ 5 ~ 10nh og C ~ 1pf for en typisk TSOP pakke, men hvis du trenger nøyaktig analyse, da signalet gjensidig kobling må vurderes, der du trenger 3D-modell av pakken og bruke programvare verktøy som ansoft å trekke ut et netlist på det som interocnnect modell.
vi normalt ikke bruke ledere til å bygge TL, faktisk hspice / eldo har overføring linje modellen, noe som fungerer bra, bare beregne PCB brettet / pakke substrat ruting lengde, oversette det til forsinkelsen nummer, og deretter 1 tomme = 0.18ns legge lasting på den andre siden, skal være ok