Hjelp behov utfører innlegg layout simulering i modelsim

[tariq786]

Jeg har gjort utformingen av AES (Advanced Encryption Standard) kjernen i Synopsys Astro.Jeg har generert innlegg layout verilog fil for design samt SDF fil.Når jeg igjen merke det i modelsim, får jeg xxxxxxxxxxxxxxxxxxxxxxxx.Jeg økt frekvens for å se om dette var på grunn av wire forsinkelser og parasitics men det var ubrukelig til å gjøre som jeg fortsatte å ge xxxxxxxxxxxxxxxxxxxxx.Jeg lurer på om SDF er eneste fil nødvendig på dette stadiet, eller trenger vi noen andre filer også?

Hvis ja, hvilke og hvordan du kan innlemme dem i modelsim simulering.Jeg mener det er modelsim kommandoen Syntaksen for å kjøre disse filene.

Svar ASAP.

Takk

Vennlig hilsen

 

[tariq786]

Its not working tross tilbringe hele to netter!

Glitching pågår

Ideer tanker hvorfor dette skjer?

 

[thiagu_comp]

Du må ta med SDF fil, nevner regionen som dette SDF filen fungerer på, hva slags SDF simulering (sdfmax, min eller typ), må du ta alle bibliotek som inneholder komponenter i netlist.Jeg hadde gitt et eksempel fra en av mine design.

f.eks:
vsim-c-t 10ps-lib simprim-sdfmax / DUV = G: / RTL / tildele / assign_timesim.sdf work.assign_tb

-c -> kommandolinje simulering
-t -> tid presisjon
-lib -> nødvendige biblioteker
-sdfmax -> bruker maksimum timingen i nevnte SDF-fil på området "/ DUV"
work.assign_tb -> modulen skal simulert

Håper dette hjelper.