X
xdlongzi
Guest
I mitt design (DS / BPSK), etter digital ned konvertere (multiplisert med sinus og cosinus, så jeg og Sp kan bli fått), PN erverve og FLL (frekvensen låst løkke, θ
= atan (I
/ Q
), θ (n 1)-θ
= Δω * Ts, så Δω fått), restoljen frekvens utlignet var ca 70Hz, for å fjerne denne, en DPLL vedtas.
Kan noen fortelle meg hvordan å lage dette DPLL?
takk!
Kan noen fortelle meg hvordan å lage dette DPLL?
takk!