W
wadaye
Guest
Hei alle sammen:
Det
er vanskelig å teste et komplisert verilog design med bare én
testbench.Så når jeg bruke mer enn én testbench fils å verifisere min
design, hvordan kan anslå dekningen?Er det noen simulering verktøy eller
dekning verktøyet kan gjøre dette?
wang1
Det
er vanskelig å teste et komplisert verilog design med bare én
testbench.Så når jeg bruke mer enn én testbench fils å verifisere min
design, hvordan kan anslå dekningen?Er det noen simulering verktøy eller
dekning verktøyet kan gjøre dette?
wang1