[hjelp] Hvordan lage en krets å teste fase margin

[xuanzhu]

Jeg ønsker å teste gevinst fase margin på en opamp, og jeg vil vite hvordan du kan lage en slik krets.Min oppfatning er at hvis denne kretsen kan commplete denne testen, må det være en negativ feedback loop til ikke DC tilstand men AC tilstand.Kan noen hjelpe meg?

 

[tecsiun]

kan du bruke verktøyet - Hspice?
i AC sett: AC = 1, da. ac
VP (OUT)

 

[electronrancher]

kan du ikke bruke krydder å teste en krets bare å simulere en ..haha

xuanzhu har du et nettverk analysator til din bedrift?få fase av en op-amp er trolig i bruksanvisningen!likevel, kan du sette den opp som negative tilbakemeldinger (DC) å gi en gevinst på -10 eller så.Nå må du injiserer AC i invertere terminal, og måle avkastningen som kommer tilbake til plassen du sprøytebruk.

vi har en liten transformator modulen der nettverket analysator kobles til hoveddomenet, og du bryte op-amp loop med videregående.nå dc tilstand bare ser en wire, men AC er lett feide.hvis du ikke har et nettverk Analyzer, jeg vil si å sette opp en gevinst = 1 nettverk, men denne gangen gir noninverting terminal med en 0-2V trinn spenning, så skarp som du kan få det.nå se på transient respons, er det ringer?det
er lav PM.er det veldig sakte og avrundet?lav GBW.Jeg tror grå & Meyer har plott av forbigående trinn svar vs fase margin å gi deg en idé om hva jeg skal sammenligne med.

 

[xuanzhu]

Sitat:

er det veldig sakte og avrundet?
lav GBW.
Jeg tror grå & Meyer har plott av forbigående trinn svar vs fase margin å gi deg en idé om hva jeg skal sammenligne med.

 

[electronrancher]

ja - gå foran og sette det opp for gevinst = 1 volt etterfølger, og gjelder spenning fremgangsmåten til inngang.din DC tilstand bør være fornøyd med at det
er en etterfølger.1V-2V fremgangsmåten være bedre bare å holde den vekk fra bunnen rail - kanskje din amp saturates til lave Vout, så en 1.5v Felles modus som dette kan bli bedre.

bør du få en ide av fase marginer fra å se på oscilloskop svar på spenning trinnene, bare ser på settling tid egenskaper.den
er rå, men uten et nettverk analysator det
er den beste måten tror jeg.

til calcualte vinning, sette dem opp på noen annen DC gevinster, kanskje 10, 100 og 1000.Nå gjelder test spenninger av 10mv, 100mv, 1V til noninverting inngang.kan du beregne gevinsten basert på hvor godt utgang følges.hvis du trenger et bedre eksempel jeg kan prøve å sette opp på krydder i de neste dagene.sørg for å ikke laste ned amp -
ved hjelp 1Ohm og 100Ohm for gevinst = 100 er ikke til å fungere godt med mindre du har en veldig kraftig forsterker.på den andre siden,
må du huske at bjt har inngang bias gjeldende så 100nA Ib du får 1mV utlignet for 100k motstander.CMOS har ikke dette problemet så 10k-100k er et godt utvalg ..

må du håndplukke eller matche din motstander som presisjon er nøkkelen her.bruke ekte målt verdi av motstander ved beregning.lese gjennom denne linken, som er en god forklaring for
http://www-dee.poliba.it/dee-web/Personale/Devenuto/Didactical% 20Activities/ProgettazioneAutomatica/Testo% 20Appunti/lesson_19.PDF

annet enn at - Jeg tror du har det!

 

[xuanzhu]

Jeg bygget den kretsen til å være en spenning etterfølger og simulert den og funnet ut at offset er svært liten: når " " terminal spenningen 1.0v, utdataene spenningen 0.9985v ved denne tilstanden, gjeldende kilde og differensial paret er alle mettede, som er forventet resultat.Men etter at jeg simuated AC char av denne kretsen i ac open loop tilstand, fant jeg ut at fase frequence kurven av utgangssignalet har en meget stor endring at fase er fra -180 grader til 180 grader.Jeg kan ikke forstå hvorfor den har en så stor endring, og jeg kan ikke bekrefte hvorvidt denne fasen margin er passe.Følgende bilder er henholdsvis simulere krets utdataene DB gevinst-frekvens kurve, utdataene fase-frekvens kurve, og fase margin verdi kurve, pls hjelpe meg!<img src="http://www.edaboard.com/files-eboard/circuit_211.jpg" border="0" alt="[help]how to construct a circuit to test the phase margin" title="[hjelp] Hvordan lage en krets å teste fase margin"/>
<img src="http://www.edaboard.com/files-eboard/gain-frequency_curve.jpg" border="0" alt="[help]how to construct a circuit to test the phase margin" title="[hjelp] Hvordan lage en krets å teste fase margin"/>
<img src="http://www.edaboard.com/files-eboard/phase_margin.jpg" border="0" alt="[help]how to construct a circuit to test the phase margin" title="[hjelp] Hvordan lage en krets å teste fase margin"/>

 

[Hughes]

xuanzhu wrote:

Jeg syntes at fase frequence kurven av utgangssignalet har en meget stor endring at fase er fra -180 grader til 180 grader.
Jeg kan ikke forstå hvorfor den har en så stor endring

 

[xuanzhu]

takker Hughes og electronrancher
Dette netlist er avledet fra en lav spenning comparator
Jeg tror dette opamp er ikke godt fordi fase forskyvning av utgangssignalet har overstige 180 grader.
Tror du det?