Hjelp: Implement design advarsler (FPGA)

[avd]

Hei alle,

Kan noen eventuelt hjelpe.Når jeg kjører "Implement design 'prosess i Xilinx ISE4, 2i, jeg får 2 advarsler.Kan noen fortelle meg hvorfor?De er:

ADVARSEL: Rute: 48 - Signalet "VCC" har ingen sjåfør, så var ikke rutet.

ADVARSEL: Par: 69 - Option "-XE" overstyrer noen effekter av "-ol".

Takk,
Andrew

 

[Al Farouk]

for første advarselen virker det som om du hadde declar et signal som kalles "VCC" og du ikke tildele logikken '1 'til det.

 

[cawan]

være oppmerksom på syntese stil.
PAR-XE er din ekstra innsats nivå.
PAR-ol er din innsats nivå.