H
helterskelter
Guest
Hei,
rate adaption core.
Jeg prøver å finne informasjon om hvordan du oppretter en skalerbar V.110
rate adaption kjerne.
Før jeg begynner med å opprette denne fra frisk ble jeg nysgjerrig på om noen har gjort anthing lignende?Jeg ønsker ikke å gjenskape rattet!
Har noen vet om et selskap som selger denne typen kjerne?
Har noen gjort dette før og er de villige til å dele?
Does noen vite av noe halvlederbrikker manufactuer som gjør en multi-port rate adapter sjetonger?
Jeg
har sett til å skape en min slef og jeg
er ganske sikker på at jeg må ha et FIFO / RAM, stat maskiner baudhastighet generatorer osv. Det må bi-retning og switchable for ulike priser.Alt jeg trenger nå en forståelse av V.110 protokollen slik at jeg kan begynne å bygge den nødvendige statlige maskiner.
Eksempel.(Seriell enhet) 9K6 => 64K (ISDN)(seriell enhet) 9K6 <= 64K (ISDN)Når det kan gjøre det jeg
vil sørge for at det fungerer på alle de andre nødvendige priser.
Hjelp kan du gi ville være verdsatt.
Å, jeg vil bruke VHDL i en @ ltera enhet, mest sannsynlig en syklon FPGA.
Takk
Helter.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smil" border="0" />
rate adaption core.
Jeg prøver å finne informasjon om hvordan du oppretter en skalerbar V.110
rate adaption kjerne.
Før jeg begynner med å opprette denne fra frisk ble jeg nysgjerrig på om noen har gjort anthing lignende?Jeg ønsker ikke å gjenskape rattet!
Har noen vet om et selskap som selger denne typen kjerne?
Har noen gjort dette før og er de villige til å dele?
Does noen vite av noe halvlederbrikker manufactuer som gjør en multi-port rate adapter sjetonger?
Jeg
har sett til å skape en min slef og jeg
er ganske sikker på at jeg må ha et FIFO / RAM, stat maskiner baudhastighet generatorer osv. Det må bi-retning og switchable for ulike priser.Alt jeg trenger nå en forståelse av V.110 protokollen slik at jeg kan begynne å bygge den nødvendige statlige maskiner.
Eksempel.(Seriell enhet) 9K6 => 64K (ISDN)(seriell enhet) 9K6 <= 64K (ISDN)Når det kan gjøre det jeg
vil sørge for at det fungerer på alle de andre nødvendige priser.
Hjelp kan du gi ville være verdsatt.
Å, jeg vil bruke VHDL i en @ ltera enhet, mest sannsynlig en syklon FPGA.
Takk
Helter.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smil" border="0" />