Hjelp med ASIC prosjekter

[bobjee]

Hei Alle,

Jeg ha å utforme et prosjekt spec på et kurs.Kurset krever et design prosjekt som krever verilog.Den verilog koden skal synthesized bruker Cadence.Kan noen en foreslå meg gode prosjekter eller ideer som jeg kan designe spec på.

Takk

 

[ljxpjpjljx]

hvor mye størrelsen gjør designen trenger?

 

[bobjee]

Hei,

Prosjektet må være et selvfølgelig prosjektet.Det må ta 8 til 10 uker å fullføre prosjektet.

Det ville være flott om prosjektet idé kan være nyttig for sanntids-programmer.

Takk