Hjelp nødvendig med Xilinx Ise for spartansk enhet

S

sanjay

Guest
Hei alle,

Jeg ville bli veldig glad hvis saome en kunne hjelpe meg.
Vi prøver å gjøre et prosjekt ved hjelp av Xilinx Ise 5.2i programvare.
med spartansk enheten xcs10-4pc84

Oppgave 1

når vi går for å velge enheten arkitektur vi bruker alternativet
ikke gi oss på menyen for spartansk.Det bare gir for Virtex, VirtexPro, spartansk-II og mange andre ..

Vi vil arbeide med spartansk enheten xcs10-4pc84 men vi kan ikke finne en måte å gjøre det for no er gitt.

Problem 2:

Da som et alternativ vi besluttet for Ise 4.1 som støtter spartansk enhet samt ..men da det bare tillater oss å gå gjennom EDIF flyt.
og ikke VHDL flyt.

Vi ønsker å starte design bruker VHDL flyt.
men programmet bare
ikke tillate oss å implementere VHDL flyt ingen alternativer vises.

HJELP:

Det ville være veldig pris på om noen kunne hjelpe oss på denne måten
så snart som mulig.

Post til følgende adresse:

200016571 (at) ctech.ac.za
scindian (at) hotmail.com

Takke dere

sanjay

 
hvis jeg remenber ise 5.x støtter ikke spartansk, og du can.t bruke denne.
For andre fullversjonen av ise 4.1 arbeid fine whit vhdl.
Har du webpack?
Hvis ja til webpack 4.1 er bare å passe som sier Xilinx.
For ise 4.1 Jeg foreslår at du prøver å installere.
Ha det.
G.

 
Jeg kan ikke huske om spartansk støttes på Ise 5.x, men det andre problemet er ikke en installasjon problemet, årsaken til at du ikke kan bruke en vhdl flyt er at verktøyet du har er Alliansen 4.X.Alliansen pakken er tenkt for personer som arbeider med ikke Xilinx syntese verktøy (Leonardo, Synplify ...) slik at den bare støtte en edif flyt.

 
> Oppgave 1

Web-Ise serien støtter ikke "spartansk" series.
(Web-Ise 5.X/4.X/3.X)

Jeg anbefaler bruk "spartansk-2" familie.
Det er svært kraftig
og lav pris.
(Eller Trenger du PLCC type?)

> Oppgave 2

Oh!?
Ise kan designe med hver VHDL / Verilog / EDIF flyt.
Kontroller drift av Ise verktøyet.

 
Alliansen pakken støtter ikke VHDL eller Verilog flyt, kan du velge Foundation pakken hvis du vil ha dem.

 
Ja jeg har gått gjennom det samme problemet.Det jeg gjorde var å bruke Leonardo å syntetisere design og generere EDIF.Jeg brukte Xilinx 4.1 å importere EDIF og gjøre plass og rute.

Håper det hjelper.

 

Welcome to EDABoard.com

Sponsor

Back
Top