hjelpe meg med denne feilmeldingen

H

hari_lhr

Guest
når jeg prøver å sjekke syantax av koden jeg får denne feilmeldingen .. plz hjelpe meg resole det .. jeg bruker xilix 7.1i og jeg arbeider med VHDL

Xst: Portabilitet / export / Port_Main.h: 127:1.13.276.1 - Dette programmet har oppdaget en eksepsjonell tilstand som det ikke kan gjenopprettes.Prosessen vil opphøre.For å løse denne feilen, kan du se Answers Database og andre elektroniske ressurser ved http://support.xilinx.com.Hvis du trenger mer hjelp, kan du åpne en Webcase ved å klikke på "WebCase" lenken på http://support.xilinx.com

 
hari_lhr skrev:

når jeg prøver å sjekke syantax av koden jeg får denne feilmeldingen .. plz hjelpe meg resole det .. jeg bruker xilix 7.1i og jeg arbeider med VHDL
 
Dette er koden som genererer denne feilen .. selv Xilinx støtte sitater feilen å bli kjent problem .. plz foreslå

library IEEE;
bruk IEEE.std_logic_1164.all;

enhet senderen er
port (
din: in bit;
CLK: in bit;
pout: out bit
);
end transmitter;

arkitektur viktigste av senderen er

komponent skillet
port (clkin: i bit; clkout: out bit);
end component;

komponent parellelizer er
port (DIN, clk: in bit; s1, S0: out bit);
end component;

komponent txpll er
port (S1, S0, clk: in bit; pout: out bit);
end component;

for alle: skillet bruk enhet work.divideby2;
for alle: parellelizer bruk enhet work.parellel;
for alle: txpll bruk enhet work.tx;

signal clkby2, s1, S0, p: bit;
begynne
div: dividere port map (clk, clkby2);
parellel: parellelizer port map (DIN, CLK, s1, S0);
tx_pll: txpll port map (s1, S0, clkby2, pout);
end main;

 
hari_lhr skrev:

Dette er koden som genererer denne feilen .. selv Xilinx støtte sitater feilen å bli kjent problem .. plz foreslå
 
Ya jeg er en forrett .. i VHDL .. men har ganske mye tillit i faget selv.Jeg hadde først opprettet. VHD filer med Xilinx og hadde sumulated den med .. ISE simulator, Modelsim og Sonata også .. det var ikke noe problem i utgangspunktet

Men problemet arised først etter at jeg hadde avinstallert Xilinx programvare (evalutaion pakke gyldig i 60 dager) og så gjeninstallerer den.

Nå får jeg denne feilmeldingen .... jeg er ikke sikker på hvorfor ....

Jeg hadde gjort det meste av papirarbeid selv .. plz hjelpe meg utFeilmeldingene arised

 
Dette er verktøyet relatert problem og ikke koderelaterte
u kan bekrefte dette ved å kjøre en annen kode i ur-verktøyet
og dessuten tror jeg ikke denne feilmeldingen vil gjøre Xilinx nonfunctional.den fortsetter å jobbe rett?
pls gi oss resultatet

hilsen
Srinivas

 
Såvidt foretaket navnene er concerned.ie .. skillet i stedet for divideby2 .. fordi jeg allerede har definert enheter divideby2 .. etc.. Andre moduler ..Lagt etter 29 minutter:rsrinivas skrev:

Dette er verktøyet relatert problem og ikke koderelaterte

u kan bekrefte dette ved å kjøre en annen kode i ur-verktøyet

og dessuten tror jeg ikke denne feilmeldingen vil gjøre Xilinx nonfunctional.
den fortsetter å jobbe rett?

pls gi oss resultatethilsen

Srinivas
 
hari_lhr skrev:

Såvidt foretaket navnene er concerned.ie .. skillet i stedet for divideby2 .. fordi jeg allerede har definert enheter divideby2 .. etc.. Andre moduler ..

 
ya i endret koden .. brukt de aktuelle navnene .. men til ingen nytte .. fortsatt samme resultat

 
hari_lhr skrev:

ya i endret koden .. brukt de aktuelle navnene .. men til ingen nytte .. fortsatt samme resultat
 
aji_vlsi skrev:hari_lhr skrev:

ya i endret koden .. brukt de aktuelle navnene .. men til ingen nytte .. fortsatt samme resultat
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top