hjelpe meg om kontinuerlig deltal sigma modulator problem

X

xanhphysics

Guest
<img src="http://images.elektroda.net/73_1215410834_thumb.gif" border="0" alt="help me about continuous deltal sigma modulator problem" title="hjelp meg om kontinuerlig deltal sigma modulator problem"/> Jeg ma siste års student.Jeg håper alle dere kan hjelpe meg med problemet mitt når jeg simulere kontinuerlige delta sigma-modulator.

Spørsmål 1: Hvordan kan jeg modellen halvdel forsinkelse blokkere ved Simulink?
Jeg prøver å blokkere modell (z ^ -1 / 2) (se figur vedlagt), men i Simulink biblioteket ikke har blokk (z ^ -1 / 2).
Vet du hvordan du modell eller andre hindre kan gjøre?

Spørsmål 2:
når jeg fikk ny sløyfe fileter overføring funtion (For å gjøre opp en halv klokke syklus forsinkelse, tilsvarende overføring funksjonen med halvert prøvetaking tid kommer som:)

L1 (z ^ 1 / 2) = (-0,7567 z 0.456 z ^ 1 / 2 0,545) / (z ^ 3 / 2 0,5678 * z 0.345 * z ^ 1 / 2 1)

CT sløyfe filteret overføringsfunksjonen L1 (e) for NRZ type DAC kan beregnes ved hjelp av Matlab som:

Egentlig jeg vite hvor å konvertere L (z) til L (r) for NZR type ADC men dont vite hvor å konvertere L (z ^ 1 / 2) til L (r) for NZR type ADC av Matlab.Kan noen guide meg?

Jeg ser frem til å høre noen kan hjelpe meg.Jeg veldig nervøs coz prosjektet mitt forberede fristen.
Takk alle
Beklager, men du må logge inn for å vise dette vedlegget

 
hi xanhphysics,

for det første spørsmålet mitt forslag er at bruk av z ^ -1 blokk med halvparten av samplingsfrekvensen.

 
takk jiangxb, kan noen hjelpe meg Jeg håper du kan gi meg noen sugesstions

 

Welcome to EDABoard.com

Sponsor

Back
Top