Senteret freq.av VCO er 1.8G, så for fractional PLL Frequency Synthesizer, 8 / 9 og 16/17 prescaler, hvorav ett er bedre valg?(Fref er 26MHz, når 16/17 prescaler brukes, er Fref delt på 4).
Kan noen hjelpe meg?
Og et annet spørsmål.Hvordan utforme skillevegger (P_counter og S_counter) etter prescaler?Jeg innebærer bruk Verilog koder eller design av meg selv?Og tellerne er synkron eller asychronous?
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
