M
melectronic
Guest
Min komparator er ment å bli brukt i en enkelt-skråning ADC, som oppløsning er 10 bit.
Kanskje noen offset annullering tcheniques trenger å bli brukt i design mitt.
Den propogation forsinkelse av komparator er mindre enn 20ns.
Inngangen rekkevidde er ca fra 1V til 2V, og minimum oppløsning shoulde være under 500uV.Forsyningsspenningen av kretsen 3.3V, implementert i 0.35um CMOS prosess.
Coulde du gi meg noen råd eller referanser på designen min?Hva med arkitekturen i Razavi's paper "Design teknikker for høy hastighet, høy oppløsning Comparators"?
Thanks a lot!
bildet nedenfor er miljøet der komparator arbeider ihvorfor ingen mennesker svar på spørsmålet mitt?er det noe problem i spørringen min?
Kanskje noen offset annullering tcheniques trenger å bli brukt i design mitt.
Den propogation forsinkelse av komparator er mindre enn 20ns.
Inngangen rekkevidde er ca fra 1V til 2V, og minimum oppløsning shoulde være under 500uV.Forsyningsspenningen av kretsen 3.3V, implementert i 0.35um CMOS prosess.
Coulde du gi meg noen råd eller referanser på designen min?Hva med arkitekturen i Razavi's paper "Design teknikker for høy hastighet, høy oppløsning Comparators"?
Thanks a lot!
bildet nedenfor er miljøet der komparator arbeider ihvorfor ingen mennesker svar på spørsmålet mitt?er det noe problem i spørringen min?