Hva bør være omfanget av mine sdf filen?

[bossbebes]

I alle, forsøker jeg å utdype min gate nivå netlist og jeg kan ikke finne hva som bør være omfanget av mine sdf fil. Min netlist er fra Quartus og jeg utdype med kadens miljø (ncelab). Jeg har en test benk, laget for hånd: nce_tpc_tb.vhdl I denne testen benk har jeg: enhet nce_tpc_tb er slutt nce_tpc_tb; arkitektur firsttime av nce_tpc_tb er - dette er min DUT, gate nivå netlist komponent nce_tpc port (..... ...) end komponent; - instanciation inst_nce_tpc_tb: nce_tpc port kart (......) I mitt sdf fil, hva som vil være min omfang (for VHDL-fil og / eller Verilog) Fordi jeg alltid fått samme feil: ncelab / SDFSNF = Den OMFANG felt fra SDF fillisten ikke samsvarer med utformingen instansmetoder hierarki. Mange takk. En forvirret nybegynner

 

[ljxpjpjljx]

kan du sørge for at netlist er matchet med din sdf filen? spør backend teamet gutta å få svar!

 

[bossbebes]

Hei, Thxs for svaret Hva mener du med: "netlist er matchet med sdf fil". Først av alt vil jeg generere en netlist (. Vqm) med symplify_pro, så jeg genete den endelige netlist + forsinkelse (SDO, vho) takket være Quartus programvare. Jeg Guss at min netlist bør matches med min sdf fil, men hvordan kan jeg være sikker? Thx + +