Hva er bakstykket design flow

[tybhsl]

hva er backend design flyt og hva er tilsvarende EDA verktøy som trengs?Thanks a lot!

 

[wadaye]

Hei,

Det er mange backend flyt accroding verktøyet du bruker.P & R med Cadence er

SE / Soc Encounter av Synopsys er appllo / Astro og magma har også motor

verktøy.For detaljert backend flyte kan du finne i Fab's (TSMC, UMC etc) nettsted.

 

[AlexWan]

Fra synspunkt RTL designer, flyt er:

Synthesis -> Pre-simulation/STA/Formal--> P & R/CTS--> Post-simulation/STA/Formal--> Skriv ut

 

[videohu]

Ovennevnte omfatter front end design og back end design, skiller punktet er STA / Formelle.Nå speperating front end og back end er ikke klart.Designeren av grensesnittet trenger støtte fra back end fyr.

 

[gabi71ro]

For personlig design (full custom oppsett maske) arbeidsflyten er:

Skjematisk (Cohesion - Silicon Canvas Låker - Cadence schematic editor) / simuleringer (HSPICE - Spectre) / Full custom oppsett (en av Virtuoso - Låker - LEDIT - Taner ... LASI) / DRC og LVS og PEX (en av Calibre - Magma - Dracula - Assura - Diva ...) / Post layout simulering (for små design med mindre enn 50K transistorer HSPICE - Spectre, for chip-nivå HSIM) / tape-out.

Merk:
Hvis utformingen er digital, og etter simuleringer er beter å oversette Spice netlist (eller andre) i Verilog / VHDL for å kontrollere at skjematisk vil gjøre hva du vil!

Med vennlig hilsen.

 

[floatgrass]

1 Plantegning
2prouting net
3 plassering
4 CTS
5 routing
6 DRC / LVS
7 gdstii ut

 

[hahaguy2]

For Synopsys verktøy:
1.Synthesis (Design Compiler)
2.Plantegning (Jupiter)
3.Placement (Physical Compiler)
4.Routing (Astro)
5.Verification (Hercules, formalitet, Primetime)

 

[gold_kiss]

Den faktiske prosess der du i kartet ditt HDL-koden (HTV) til fysiske porter / transistorer er backend prosess.
Du innebære følgende trinn her
a) Synthesis
b) floor planlegging
c) Plassering
d) routing
e) klokken innsetting (klokken tre syntese)
f) timing sjekk
g) tapeout

Skål,
Gold_kiss

 

[zhangpengyu]

plantegning
P & R
CTS
STA
tapeout

 

[mst]

hvert verktøy har ulike flyte .. det verktøyet du bruker

 

[tybhsl]

Takk alle sammen!
I ditt svar, hva henvise deg "CTS" som?Jeg mener, hva er det fulle navnet på CTS?Takk!Lagt etter 2 minutter:Takk!
Kan du liste meg noen nettsider av Fab's (TSMC, UMC etc) nettsted?Takk!

 

[wilfwolf]

For Mentor verktøy:
1.Physical layout design (IC stasjon, CDS SE, Apolo)
2.parasitic abstrahering og forsinkelse beregning (Xcalibre)
3.Physical verifikasjon og svar simulering (kaliber)

 

[omid219]

CTS betyr "klokken tre syntese"

 

[arunragavan]

Synopsys's Astro verktøy er klokken tre syntese.Low Power Design kan oppnås ved dette CTS verktøyet ..

ta en titt på denne

h ** p: / / www.synopsys.com/news/pubs/compiler/art2_power-dec04.html

wud hjelpe u forstå og mer abt CTS

med hilsen

 

[smith_kang]

hei
the backend design flyte som følger:
1.Floorplanning
2.Synthesis
3.Final Placement
4.Clock Design
5.Scan Chain Optimization
6.Routing
7.Physical Bekreftelse

for backend du kan bruke Cadence BuildGates,
Synopsys design kompilatoren

 

[abhineet22]

når u fullført første del thatis grensesnitt som er
designentry VHDL-> simulering (funksjonell) -> syntese -------- grensesnitt
Etter at motoren kommer som
simulering (timing) -> Edif file generation-> floorplanning-> ruting-> plasseringsmålrettede> nedlasting i To Kit
verktøyet som brukes for motor er
Synopsys, Avanti, magma, Mentor Graphics, Cadence.

 

[Jitendra]

Hei,
Kan noen gi kroppen kobling for enkelte dokument om bakstykket flow?

Takk,
Jitendra

 

[amarnath]

søk i forum.u finner noen.

hilsen
amarnath