Q
quan228228
Guest
I dag skal jeg skrive en enkel modul "test.v" med Verilog.Når jeg kjører simulering med ncverilog, kan det ikke fylling fsdb fil.hvorfor?
Følgende er test.v og. Loggfil.
1) test.v
module test ();
reg klokke, reset;
wire out1;
innledende begynne
Clock = 0;
reset = 1;
# 2990;
reset = 0;
slutt
alltid # 100 klokke =! klokke;
test1 test1 (
. CLK (klokke),
. RST (reset),
. ute (out1)
);innledende begynne
$ fsdbDumpfile ( "test_bench.fsdb");
$ fsdbDumpvars (test);
slutt
endmodulemodul test1 (
CLK,
ut,
RST
);
input clk;
input RST;
output out;
reg ut;
alltid @ (posedge RST eller posedge clk)
begynne
if (RST)
out <= 1'b0;
ellers
out <= # 3 1'b0;
slutt
endmodule
2) loggfil
ncverilog: 05,10-p004: (c) Copyright 1995-2003 Cadence Design Systems, Inc.
VERKTØY: ncverilog 05,10-p004: Startet den 19. Okt, 2006 at 09:30:48
ncverilog
test.v
-l
ncverilog.log
Rekompileres ...Grunnen: file '. / test.v' er nyere enn forventet.
forventet: Thu Oct 19 09:29:54 2006
faktisk: Thu Oct 19 09:30:42 2006
file: test.v
modul worklib.test: v
errors: 0, advarsler: 0
Caching biblioteket 'worklib' .......Ferdig
Utarbeide design hierarki:
Building forekomst overlay tabeller: ....................Ferdig
Generere native kompilert kode:
worklib.test: v <0x0e726cc3>
bekker: 2 ord: 678
Laster native kompilert kode: ....................Ferdig
Building eksempel spesifikke datastrukturer.
Design hierarki sammendrag:
Forekomster Unique
Moduler: 2 2
Registre: 3 3
Scalar ledninger: 2 --
Alltid blokker: 2 2
Første blokker: 2 2
Skrive første simulering snapshot: worklib.test: v
Loading øyeblikksbilde worklib.test: v ....................Ferdig
ncsim> source / usr / verktøy / tråkkfrekvensen / LDV / verktøy / inca / filer / ncsimrc
ncsim> run
Debussy Release 5.2v13 (Linux) NC-Verilog - 09/24/2002 kompilere
FSDB fil test_bench.fsdb er opprettet
Start dumping omfang test, lag 0
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.out1 som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.clock som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.reset som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.test1.clk som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.test1.rst som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.test1.out som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.out1 som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.out1 som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.out1 som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.clock som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.clock som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.clock som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.reset som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.reset som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.reset som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.clk som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.clk som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.clk som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.out som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.out som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.out som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.rst som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.rst som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.rst som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
Slutt på dumping
ncsim: * W, RNQUIE: Simulering er fullført.
ncsim> exit
VERKTØY: ncverilog 05,10-p004: Avslutter den 19. Okt, 2006 at 09:30:48 (totalt: 00:00:00)
Takk for at du tar tid til å lese og svare.
David
Følgende er test.v og. Loggfil.
1) test.v
module test ();
reg klokke, reset;
wire out1;
innledende begynne
Clock = 0;
reset = 1;
# 2990;
reset = 0;
slutt
alltid # 100 klokke =! klokke;
test1 test1 (
. CLK (klokke),
. RST (reset),
. ute (out1)
);innledende begynne
$ fsdbDumpfile ( "test_bench.fsdb");
$ fsdbDumpvars (test);
slutt
endmodulemodul test1 (
CLK,
ut,
RST
);
input clk;
input RST;
output out;
reg ut;
alltid @ (posedge RST eller posedge clk)
begynne
if (RST)
out <= 1'b0;
ellers
out <= # 3 1'b0;
slutt
endmodule
2) loggfil
ncverilog: 05,10-p004: (c) Copyright 1995-2003 Cadence Design Systems, Inc.
VERKTØY: ncverilog 05,10-p004: Startet den 19. Okt, 2006 at 09:30:48
ncverilog
test.v
-l
ncverilog.log
Rekompileres ...Grunnen: file '. / test.v' er nyere enn forventet.
forventet: Thu Oct 19 09:29:54 2006
faktisk: Thu Oct 19 09:30:42 2006
file: test.v
modul worklib.test: v
errors: 0, advarsler: 0
Caching biblioteket 'worklib' .......Ferdig
Utarbeide design hierarki:
Building forekomst overlay tabeller: ....................Ferdig
Generere native kompilert kode:
worklib.test: v <0x0e726cc3>
bekker: 2 ord: 678
Laster native kompilert kode: ....................Ferdig
Building eksempel spesifikke datastrukturer.
Design hierarki sammendrag:
Forekomster Unique
Moduler: 2 2
Registre: 3 3
Scalar ledninger: 2 --
Alltid blokker: 2 2
Første blokker: 2 2
Skrive første simulering snapshot: worklib.test: v
Loading øyeblikksbilde worklib.test: v ....................Ferdig
ncsim> source / usr / verktøy / tråkkfrekvensen / LDV / verktøy / inca / filer / ncsimrc
ncsim> run
Debussy Release 5.2v13 (Linux) NC-Verilog - 09/24/2002 kompilere
FSDB fil test_bench.fsdb er opprettet
Start dumping omfang test, lag 0
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.out1 som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.clock som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.reset som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.test1.clk som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.test1.rst som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOC
Forsøk på å plassere en verdiendring tilbakeringing på test.test1.out som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.out1 som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.out1 som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.out1 som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.clock som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.clock som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.clock som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.reset som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.reset som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.reset som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.clk som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.clk som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.clk som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.out som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.out som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.out som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.rst som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.rst som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
FEIL: ACC VISNOR
Forsøk på å lese fra test.test1.rst som ikke har lesetilgang.
. / test.v, 31: $ fsdbDumpvars (test)
Slutt på dumping
ncsim: * W, RNQUIE: Simulering er fullført.
ncsim> exit
VERKTØY: ncverilog 05,10-p004: Avslutter den 19. Okt, 2006 at 09:30:48 (totalt: 00:00:00)
Takk for at du tar tid til å lese og svare.
David