Hva slags denne netlist

L

luxboy

Guest
Den netlist er i Verilog.Det synes den er fremstilt, og hele setningen er "tildele" syntaks, men ikke gate nivå.Så det kan syntetiseres igjen base på annen teknologi lib.Det er ikke RTL stil Verilog men mer som en netlist.

Alle vet hva dette formatet?Og hvordan få til dette?

 
Ifølge beskrivelsen din, synes det å være "strukturelle" Verilog.
-------------------------------------------------- -----------------------------
http://toolbox.xilinx.com/docsan/xilinx4/data/docs/xst/verilog4.html

Verilog kan skrives på forskjellige abstrakt nivå:
1) Behavioral
2) RTL (Register Transfer Level)
3) Strukturell
-------------------------------------------------- ------------------------------

Eksempel:
ikke a_inv (a_not, a); / / tildele a_not = ~ a;
ikke b_inv (b_not, b); / / tildele b_not = ~ b;
og A1 (x, a_not, b); / / tilordne x = a_not & b;
og A2 (y, b_not, a); / / tildele y = b_not & a;
eller ute (c, x, y); / / tildele c = x | y;
-------------------------------------------------- ------------------------------
....Alle vet hva dette formatet?Og hvordan få til dette?
==> Denne typen Verilog koden kan oversettes fra gate-nivå netlist av skjematisk-entry databasen.

 
Hei
Fra beskrivelsen din, synes det bør være Verilog testbench generert fra noen verktøy som FastScan.

 
Det kan være generiske netlist eksportert fra synthesizer (ex BG).Fordi det ikke kartlagt noen std biblioteket celle, kan det være re-feed til en annen synthesizer å generere porten netlist på målet biblioteket.En behandling jeg hadde hørt er at RTL -> DC (BG) -> generisk netlist -> synpifly -> FPGA's gate netlist -> FPGA 'april (ex, QuotaII for Altera enhet).

Vennlig hilsen
Jarod

 
Takk alle.
Jeg tror kanskje jarodz ga riktig svar til meg.Jeg noen ganger fikk Verilog fil for enkelte moduler i denne stilen, og jeg kan ikke se hvordan den implementere i detalj.Det er liksom kjedelig meg hvis jeg ønsker å endre noe oppførsel inne i den.Men kanskje det er også forfatterens felle.Han vil ikke noen andre få vite mer detailly hvordan det redskaper.

Eksisterer allikevel for oversettelse dette tilbake til RTL?

 
Etter min mening kan det bli resultatet av syntesen qithout teknologi, BARE gi GTECH.

 

Welcome to EDABoard.com

Sponsor

Back
Top