Hva slags kondensator bør jeg bruke for å generere POR forsinkelse

[Analog_starter]

Hei alle, gjør Hva slags type kondensator du bruker for generere POR deassertion forsinkelse, MOS eller MIM? Hvis bruk NMOS cap (bare 10umX10um M = 50 NMOS enhet), fant jeg det ikke kan bli belastet VDD og bare rundt 500mV ved simulering. Så kan ikke nå Vth av komparator og funksjon feil. Hvorfor NMOS cap har slike karakteristiske og hvordan å løse dette problemet? Takk og hilsen Analog_starter

 

[Tohu]

Jeg vil foreslå å bruke integrert circuirt for dette programmet, eller POR krets, men direkte bruk av kondensatorer er en ikke veldig god idé, mange gang jeg hadde problemer akkurat med POR eller Reset schem med kondensator bare. Maxim - Dalas har en god chip, TI også.

 

[Analog_starter]

Hei Tohu, Takk for ditt svar. Egentlig er jeg designe POR integrerte circuirt. Og kondensatoren brukes til on-chip. Analog_starter

 

[Btrend]

generere POR deassertion forsinkelse

Vanligvis vil jeg bruke liten forsinkelse (f.eks 0.5us ~ 1us) celle, og deretter cascade mange enhet celler til å danne en stor forsinkelse.

 

[Analog_starter]

Hei Btrend, Takk for ditt svar. Kan du vise meg detaljene strukturen av den lille forsinkelsen celle? Og hvordan kaskade dem til en stor forsinkelse? Hvorfor ikke bruke NMOS eller MIM kondensator? Enhver brist? Takk & hilsen Analog_starter

 

[Btrend]

1. forsinkelse celle er rett og slett består av 2 vekselrettere og en MOS cap mellom dem, er en av de to inverter svake typen, og den andre er medium type. u måtte simulere den mot VCC, tempearture, hjørne for å finne en optimal W / L vs forsinkelsestid. 2. i å snakke om ovennevnte, antar jeg at u hadde allerede en POR signal, og all u ønsker å gjøre er å utsette det til VCC er klar. men fra ur beskrivelse, synes det som om u vil sammenligne POR med noen referanse? 3. hvis mulig, post ur skjematisk eller idé.

 

[Analog_starter]

Hei Btrend, Sure! Faktisk min struktur fulgte ambreesh i innlegget. Jeg har ingen POR signal og bare bruke belaste kondensator forsinkelse til komparator å generere den. 21 februar 2005 10:37 Re: Power on reset --------------------------------------- ----------------------------------------- Jeg skal fortelle hva jeg har brukt. 1. En motstand devider. En av motstandene skal være justerbar. 2. En BGR 3. En sammenlignende med interne hystersis. Med én inngang frpm BGR og andre fra motstand devider. 4. Anta BGR er negative innspill og motstand devider er positive innspill. Når supply treff dens positive terskel, går komparator utgang høy. 5. Denne utgangen går til en bryter som kobler en aktuell kilde til en kondensator. Seks. Kondensator er kortsluttet til jord via en bryter som er kontrollert av den første komparator utgang. 7. Lading av kondensator bestemmer forsinkelsen. 8. Mate produksjonen av kondensatoren og BGR til anaother komparator. Når hetten kostnader utover BGR spenning i POR er deasserted.