hvilke verktøy som brukes i system-level verifisering

Z

zhangpengyu

Guest
Hei
alle!

Hva
er populært verktøy som brukes for system-level bekreftelse?

Takk!zhpy

 
Jeg bruker verilog, og tror verilog kan gjøre alle ting.

 
Jeg tror at hvis en design er includeing CPU eller MCU, bør bruke montering eller C for å bekrefte

 
Hi zhangpengyu:

Hvis du design kommunikasjon chip, tror jeg vera | e vil bli et valg for bekreftelse.

 
Du bør bruke SystemC pga praktisk.I tillegg er det en åpen kildekode-verktøyet.

 
Det finnes ulike methodologis som du kan gjøre Verifikasjonen noen av verktøyene jeg nevne nedenfor --
a.Specman basert eller
b.Micropack basert (ARM) eller
c.SystemC (Cadence) eller
d.TCL / TK eller
e.VHDL / Verilog eller
f.Kombinasjonen av de ovennevnte

 
Det finnes ulike verktøy som du kan gjøre for verifisering.
Men jeg sier Specman eller System C perl er svært godt alternativ,
tradisjonelle verilog basert er mer eller mindre maskinvare type, bør det ikke være sånn.
Kontrollkode konv bør programvare type.

 
De mest populære Verifikasjonen verktøy som kan støtte system-nivå er SpecmanElite fra Verisity
Co Det inkluderer både av lav-nivå og høyt nivå strukturer for å skrive egenskaper og påstander.Det lave nivået strukturer omfatter CTL og LTL.Men høyt nivå strukturer inneholde noen strukturer som klassen i C .For eksempel kan du beskrive en CPU basert på en struktur som klassen definisjon i C og skrive mange egenskaper basert på det.Derfor kan du skrive noen høyt nivå beskrivelser som er nødvendig for å gjøre system-level verifisering.På denne måten kan du gjøre likeverdig sjekke, hvis du beskrive systemet på et høyt nivå av abstraksjon.

Hilsen,
KH

 
spauls, kan du gi en forklaring på hvordan hvilken type oppgaver vil bruke perl å gjennomføre, som slags oppgaver vil bruke bruke systemc å gjennomføre?

Hvordan genererer dynamisk stimuli med systemc?hvordan du angir en test med en systemc basert testbench?

takk

 
Id avhenger av innholdet i prosjektet.Mostltly systemnivå verifcation invloves Verilog (gjenbrukt fra blokkere eller Full Chip nivå), deler av C-kode (drivere eller støvel opp eller andre intrerupt relatert code) utviklet av Software lag eller foem ware team, Asssembly kode (hvis en prosessor er involvert), pli rutiner for å koble opp alle disse.Det er ikke alltid necessay å ha dette oppsettet.For deisgn som har llow programvare depency (menas bare sretting noen regiates eller starte opp) ren verilog / C / Specman / Vera kan brukes.Min personl oppfatning er at SystemC er mer brukt til ytelse modellering på SysyemLevel som direkte bruker dette for sysyem levele verifiication

 
C / C
Hvis det er relatert til digital signalprosessering, SPW / Cossap / Matlab / Simulink kan gjøre.

 
Det er ikke et generelt svar på dette spørsmålet.Det avhenger av kompleksiteten i jobb, ressursen kan bruke.Naturligvis din vane samtidig.

 
så mange forskjellige språk, og verktøyene kan uklar meg

 
u kan gjøre én ting gjør god hånd på ett språk som verilog, C.and u kan gjøre kommandoen på bekreftelse språk.
enten det
1.tcl/tk
2.vera
3.system c
4.system verilog
5.arm

 
Det avhenger hva du ønsker å simulere eller modellering:Digital:

SystemC, VerilogC

C / C

VHDL / Verilog (Modelsim, LDV)Analog:

Matlab (for svært komplekse systemer som mottaker med rf grensesnitt, sigma-delta konverter, baseband prosessor)

C / C komplekse og vanskelige å lese for andre designere, men veldig fort

AHDL / VHDL-ams
Bra for lav kompleksiteten i den analoge delen, bra for integrasjon med digitale system

Saber
Mixed Signalen kombinasjon av verktøyene er beskrevet ovenfor, i de fleste tilfeller tregt på grunn ot resultatene Loos av simulator [/ b]

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top