hvor å bekrefte L MOS i analog circuir?

[wjxcom]

Hell alt:

Jeg har et spørsmål: i analog krets, jeg finner mest MOS transistor's lengde er så større enn MOS i digital krets.Jeg vet Nott vet hvorfor.

Faktisk tror jeg lengden bør være kort fordi korte L en kort wideth kan produsere små kapasitans.

takk.

 

[holddreams]

Lambda ------ kanal lengde modulering koeffisient.
Jo lengre kanalene L, jo mindre Lambda.

 

[Chung-Yuan Chen]

Hvis du bruker små lengde, den korte kanalen effekten er svært kritisk.Du må sørge for at anvendelsen av denne MOSFET (for DC bias eller forsterker).I noen tilstand, har mindre lengde bedre effektivitet.Det er egentlig avhengig av søknaden.

 

[marshel]

også matchende kunne vurderes i analog kretsteknikk, hvis du bruker minimum lengde Helsefag av prosessen, vil matchende bli dårlig.

 

[wjxcom]

Jeg vet kanalen lengden modulering koeffisient.Men hvis samsvarende kunne bli vurdert, hvorfor lengden av MOSFETs i analog krets er forskjellen?

 

[borislee]

ΔL er litt avhengig L.
Hvis to MOSS har 0.35u av tegningen L, kan den virkelige L være 0.36u og 0.34u.For 2u av tegningen L, kan den virkelige L være 2.01u og 1.99u.Sistnevnte er bedre for matching.

 

[limingchou]

ja
på den annen side, vurdere layout sted og rute.

 

[starcoming]

Foruten det som er nevnt ovenfor, bidrar lang L for å redusere MOS flimmer støy (1 / f), men også bremse krets fart.

 

[wjxcom]

Jeg rember en setning i boken writed av Allen: jo lengre L kan gi større gevinst.og hvorfor?

 

[alltid @ smart]

wjxcom skrev:

Jeg rember en setning i boken writed av Allen: jo lengre L kan gi større gevinst.
og hvorfor?

 

[suria3]

Hei,

Den dimensjonering av L er avhengig av type søknad når u designe en krets.Meste i høyfrekvente signalet banen, er størrelsen på L å holde min som i design manual, for å unngå parasitics cap som vil forringe båndbredde.Som i utformingen av differensial forsterker, vil L størrelsen på halen transistor holdes 2 eller 3 ganger høyere enn min L størrelse for å minimere kanalen lengden modulering lambda effekt.Dermed u vil ha konstant strøm selv i halen spenning endringen."Jeg rember en setning i boken writed av Allen: jo lengre L kan gi større gevinst. Og hvorfor?"

Når det gjelder dette spørsmålet, er output impedans av en transistor gitt som ro = 1/LAMBDA (Id).Og også u vet at L = 1 / Lambda.Betyr at for å redusere lambda effekt, L trenger å være store.Så når L er stor, vil det increace output impedans på transistoren, i henhold til formelen, og også dette vil indirekte øke gevinsten som A = gmro.

Håper dette hjelper deg.
Hilsen,
suria3

 

[prabhu_psg]

Men i Professor baker drøfter i sin siste bok. Behold lengden kort for DSM designs.Anybody kan gjennom lys over denne uttalelsenrgds
Prabhu

 

[tony_wu_ad]

redusere leff effekt?

 

[Syukri]

Vel jeg tror i Analog design det er vanskelig å angi spacific svar.

I digitalt, trenger vi en lav kapasitans for å redusere tiden skifter dermed gir raskere I / O forholdet.

I Analog, bruker vi funksjonen i transistoren for å forsterke.Forsterkningen er gitt ved (CMOS for ex) = (W / L) n / (W / L) s. .. (dette også i henhold til skjematisk design)
Denne ex for diff amp.

Vel, genrally forholdet gi tha gevinst.Og i den analoge inngangen er fra poly, og at signalet blir overført og behandlet skal sendes ut.I motsetning til digitalt, spenningen er gitt ved VDD, er poly-signalet bare å utløse transistor on / off (fungere som en bryter).

Så vi trenger en god område av transistoren, stor for å få bedre flyt og nåværende elektron migrasjon.

Big lengden øker motstanden men ifølge CMOS dynamiske kraft =
P = CVdd ˛ f eller hvis du slår f = 1 / t og t = RC

Stor motstand giivng lavt energitap.

 

[wjxcom]

Hei alle:

Jeg vet ikke hvordan å bekrefte L MOS i annlog krets.For denne kretsen finner jeg lengden på kretsen er annerledes.Hvis vi ønsker å annullere kanal lengde modulering og vi vil vurdere matchende, tror jeg alle MOS kan ha ha samme lengde som 2um.Men i denne kretsen, er lengden ikke samme.

Jeg vet ikke hvorfor?
Beklager, men du må logge inn for å vise dette vedlegget

 

[SKYHIGH]

For å forstå krets du postet, beste er å forstå de grunnleggende prinsippene for analog design nevnt av andre postet tidligere her eller på meg postet nedenfor.Hva er de kritiske spørsmålet i CMOS analog design?Flimmer støy og mismatches.

Noen nevnt Flicker eller 1 / f støy som dominerer alle andre lyder ved lave frekvenser.That's very good!
Mean vn ˛ = (1 / f) .K / Cox.WL, og dermed større L og / eller W for å redusere 1 / f støy.Dette er en av de mange grunnene til at enkelte lav hastighet eller lavfrekvent design fremdeles foretrekker å bruke 0,25 eller 0,35 eller 0,5 siden det ikke er nødvendig å investere så mye penger på 0,13 hvis bare lite støy ytelse er nødvendig, og ikke høy hastighet.

Men 1 / f støy er ikke et alvorlig problem på høyfrekvente analoge kretser.Det er kritisk for lavt hvis mottakeren og low-frequency/low-speed design, imidlertid.

Til tross for dette 1 / f støy, er det topp på DC, og dermed høyfrekvente kretser ikke er ikke spart.Derfor i høyfrekvente kretser, DC / statisk / Quiescent energitap må reduseres til et minimum, spesielt i biasing.

Gm er direkte proporsjonal med W / L.Større L minsker mill., reduserer dermed CMRR, PSRR.Dette er ikke veldig klok.Valget er enten å senke eller øke L W.

Mindre L også sikter primært å presse maks båndbredde, øker output impedans, tetthet og kompatibilitet med digital.Relativt, synkende L lar W for å reduseres også, av samme forhold eller forhold, dermed øker maksimal båndbredde.Avtagende L brukes også når W blir så store som i en bred transistor at bruk av en interdigitated transistor er uunngåelig.

Analog designere har til kompromiss W / L enten øke W eller avtagende L.

Det er imidlertid en ulempe med økende W - økt parasitics CGD og CGS som øker Miller Effect, og dermed begrense maksimal båndbredde.

Teoretisk mindre L ser bra ut, men i praksis er det ikke lettere å få til på grunn av matchende problemer.

Du vanligvis ser resultatene analoge kretser fremdeles gjøres ved høyere L til 0,25 eller 0,5.Årsaken er at det er vanskeligere å matche på grunn av prosessen variasjon, i mindre L. matchende er bedre ved høyere L.

Med de ovennevnte grunner nevnt er analog vanligvis ikke gjort under 0,18-LM, til tross for forsøk på 0,13-lm og selv 90nm men med svært dårlig matching.

En annen grunn er den modellen som brukes.Analog design disse dager er ferdig med kort-kanal enheter, til tross for skalert-reduksjonen i vdd å redusere short-kanal effekter.Hvis du fortsatt tror at du bruker lang kanal enheter, vil din design aldri fungere.Modeller som tilbys til deg av støperiet er en veldig deterministisk faktor.Det påvirker HSPICE simulering og tillit for å lykkes.

Akkurat nå tilbyr TSMC og UMC de beste modellene for analog grunn av svært lav prosess varianter.Hvis du bruker IBM, STMicro, Chartered, NEC, eller til og med AMI, dine design sannsynligvis til å mislykkes.

I digital hvor minimum størrelse transistor kan oppnå ratioless CMOS logikk uten å bruke større transistorene mindre for kjøring eller store fan-out formål.Dette favoriserer reduksjon i området, parasitics, delay og lasting, for høy tetthet, hastighet og lavere energitap.

I analoge, er kunsten annerledes.Vi spiller med W / L for mill., CMRR, PSRR, SNR, Ft, ro, støyreduksjon, slew rate, biasing og strømforbruk, feedback og stabilitet, og mange flere avveininger.

I motsetning til digitalt, er det ingen støy margin til å tåle støy og forskyvninger i analog.Hver liten variasjon fører til feil som må kompenseres eller stemt for, ellers blir forsterket eller samlet til utgang.