hvor mye margin burde ha?

[stormwolf]

Vårt prosjekt er en 100M soc, og prosessen er 0.18, og hvor mye timing marginen skal reise?takk.

 

[semi_jl]

Hei,
Frekvensen 125m er OK, etter min mening.

 

[nitu]

semi_jl skrev:

Hei,

Frekvensen 125m er OK, etter min mening.

 

[xiaoyoujun]

Hvis CLK er 100M (10ns), basert på tsmc eller UMC støperi, på 5% timing margin er tilgjengelig for design (treg sak).For tsmc / UMC / IBM / kartlagt støperi, deres timing modeller er nøyaktig basert på prosess deres.Så 5% marging er nok.

 

[funster]

fra mine tidligere erfaringer.

setup margin kan 1ns,

hold tid margin kan 0.2ns.med vennlig hilsenstormwolf skrev:

Vårt prosjekt er en 100M soc, og prosessen er 0.18, og hvor mye timing marginen skal reise?
takk.

 

[laglead]

stormwolf skrev:

Vårt prosjekt er en 100M soc, og prosessen er 0.18, og hvor mye timing marginen skal reise?
takk.