hvordan å fikse timing brudd i SOC møte

[vlsitechnology]

Jeg gjør et prosjekt kan noen hjelpe meg hvordan å fikse total DRVs Etter å ha gjort postvegen optimalisering fikk jeg total DRVs as (maks fanout, max cap, max overgang) = (98,38,0) og ekte DRVs er (0,0 , 0) Plz hjelpe meg sin haster Bye ta vare

 

[fail1]

Normalt, dont vi bryr oss om den fanout brudd. For cap brudd, sjekk drv rapport og velge pin som har cap brudd i GUI. Nå, se for eksempel som driver denne high cap pin. Prøv å oppskalere dette tilfellet og du bør se noen cap brudd bedring ..

 

[iwpia50s]

Hvis du vil redusere max_cap brudd kan du stille max_tran til en lavere verdi, re-optimere, så setter du max_tran tilbake til opprinnelig verdi og kjøre drv sjekk igjen ... de bør enten være borte eller sterkt redusert. [Size = 2] [color = # 999999] Lagt etter 52 sekunder: [/color] [/size] Merk, når jeg sier re-optimere, mener jeg kjøre drv feste igjen.

 

[vlsitechnology]

Men disse max cap bruddene er eksterne som betyr at den er der på i / o pad så hvordan kan jeg oppskalere det, og bygge ned det? [Size = 2] [color = # 999999] Lagt etter 1 minutt: [/color] [/size] Hei iwpia Men hvordan kan jeg stille max trans til en lavere verdi? Bçž i SDC det vil bli definert rett? så vi kan ikke endre sdc fil Har jeg rett?