hvordan å realisere 3-statlig kontroll, hvis FPGA er bus master.

[ilikebbs]

hei, alle
Jeg vil bruke FPGA å lese og skrive flash
FPGA er data bus master, hvordan realisere 3-statlig kontroll?
Kan du gi meg et eksempel?
takk.

 

[oppr]

hei,

U ikke si hvilket språk u bruker.Mitt eksempel er i VHDL.Jeg håper det hjelper u.

flashIO <= flash_data når write_en = '1 'else (andre =>' Z ');

flashIO er en input / output dataport til flash.Når signalet write_en = '1 'the flash_data vises på utgangen.under write_en = '0 'flash_IO er tristate og blitsen kan plassere sine data på bussen.Lesing fra flashIO porten er mulig hele tiden.

U nødt til å legge til styresignal som CS, OE ...etc.

 

[ilikebbs]

Jeg forstår.
Har du eksempel på FPGA lese og skrive flash?
takk

 

[oppr]

Beklager, jeg har ikke et utvalg for flash-enheter.U kan søke eksempler for aync.SRAM enheter dei hava en simliar grensesnitt.

 

[KiB]

sjekk denne søknaden notat fra Xilinx
http://www.xilinx.com/bvdocs/appnotes/xapp246.pdf