Hvordan arbeide med FPGA kjerner?

J

Jayson

Guest
Jeg er veldig usikker FPGA kjerner.Så bjørn med min ignornance litt.
made by someone else?

Jeg
har sett mange mennesker se kjerner som om de var svært vanlig, men hvordan en bruker en
kjerne laget av noen andre?

Jeg har sett en 8051 VHDL kjerner flyter rundt, men hvordan en bruker det, hva er det godt for?Har Xilinx Foundation støtter bruk av kjerner?hvis så hvordan?

- Jayson

 
Det avhenger av kjernen.En soft-core leveres som en del av HDL som du kan syntetisere sammen med dine egne HDL.
En hard-core leveres som en (muligens enda kryptert) netlist av porter (ofte EDIF-format) som du kan fortsatt kompilere i passende verktøy.Men hvis du ser på EDIF vil du ikke finne noe meningsfylt netlist navnene slik reverse engineering det ikke vil bli worthwile arbeidet.

Noen verktøy kryptere EDIF og dekryptering tastene innebygd i passende redskap slik at brukeren ikke kan se noe.Det eneste du kan se på er den post-sted-og-rute netlist.Så det
er ikke mye å se og gjøre endringer er helt ut av spørsmålet.

Håper dette hjelper ...

 
Men hva kan du gjøre med en kjerne?
Hvorfor bruker kjerner?er folk for late til å lage sine egne ting?

- Jayson

 
Hei!Hvorfor bruker kjerner?Tenk DDC (digital ned konverter) kjerne, jeg jobber på i ca 6 måneder og fremdeles ingenting.The DDC består av multiplikatorene, CIC furu filtre og SM å kontrollere alle.

Du kan kasse egen kode (5 måneder) vil du bruke simulator (1 måned) og til slutt du eller sjefen din finne ut av det at dette ikke er verdt tiden din.

Det er derfor folk bruker kjerner - tid tid tid.Bart

 
ok jeg har en VHDL 8051 kjerne, hvordan kan jeg gjøre noe med det?Hvordan bruker jeg innganger og utganger?Hvordan laster jeg ned min ASM sammensatt HEX-koden på den?Hva er den metoden fra 1.to 2.innhenting Core
2.
faktisk å bruke det?- Jayson

 
hi:
1.If du har VHDL Core (8051) og bruker Xilinx FPGA å iverksette
du kjerne.Så du har ekte 8051-enheten.
implementere måte:
a.bruk Xilinx ISE5.1 til syntese VHDL kjerne, sted og rute, for å få
VHDL netlist
b.Meldingen simulering VHDL netlist hvis timing ok, da får du virkelig 8051

2.design 8051, EEPROM kretser, og du kan sette binært format
montering i EEPROM, da har du liten 8051 ststem

 
Du kan prøve å bruke WebPack (du finner den på www.xilinx.com).Det er freeware.

 
Faktisk, hvis du ikke har noen specaial tanken på deg selv, er det ingen bruker du gjør dette.har du ikke noen fordel.

alle vet ASIC8051 er veldig billig,.

 
apacz wrote:

Du kan prøve å bruke WebPack (du finner den på www.xilinx.com).
Det er freeware.
 
Jeg tror at hvis du håper å bruke IP-kjerne,
tredje-del verktøy er bedre.

 
Hvorfor IP-kjerner?
Jeg tror, god IP kjerner kan redusere din tid til markedet.Dette gjelder for både SOC
og FPGA design.

 
Hei,

Hvis det er en myk kjerne, kompilere kjernen.

Du instantiate kjernen i koden din.

Deretter kompilere og syntese det.Gjør det totale utformingsarbeid henhold til krav fra sted og rute.

 
Det
er veldig enkelt.

Ta kjernen instantiate det så mange ganger du vil, og laste det ned til FPGA.Denne måten u kan lage ganske komplekse systemer på FPGA.

Ville være hyggelig å ha A / D på FPGAs, ikke ville bli

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smil" border="0" />

.

Lm

 
Hi Lockerman

Jeg er enig med deg.I tillegg til å ha ADC alene, har ADC
og DAC ville være veldig fint for DSP-programmer.

 
Hallo!

ADC eller DAC på FPGA som "russisk romfartøy jurney til Mars" du aldri vil se det.

Men det er en ADC kjernen du kan bruke.

gå til www.nov @-eng.comBart

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top