hvordan caluate Fanout

[KIL]

1.hva er Fanout for design eller logikk.På hvilke faktorer som fanout avhengig og hvordan du calcualte den fanout.For en 2-inngang og gate whats the max fanout det kan ha.

2.how noise margin vil sikre riktig logikken forplantning for sjåfør til mottaker.

hvis Vnm H = VOHmin - VIHmin ....
og Vnm L = VILmax - VOHmin ...

betyr at hvis det TTL utgang stadiet er driveren og fôr til CMOS-inngang (mottaker) så hvis VOH = 2,4 og VIh = 2.0 og VIL = 0,8 og VOL = 0,4 da nosie marginen er rundt 2,4 til 2,0 = 0.4V slik at signalet er propragated med støy margin på 0.4V med ut suseptalbe til nosie.hvis det 0.4V gapet reduseres til 0 i alle fall becoze av bakken sprett eller krysse snakke da blir det sjanse for signal får forstyrret.så 0,4 er sikkerhetsmargin for at signalet skal bli mottatt med seg utsatt for støy.er min forståelse sant.

Korrekt meg hvis jeg er galt.

Takk
KIL

 

[avimit]

Fanout er antall porter, kan en gate kunne kjøre.Max fanout avhenger av hva logikken familien du arbeider med.i TTL logikk fanout er vanligvis rundt 10.I CMOS den fanout kan være et svært stort tall, men den drivende gate's propagation delay øker etter hvert som antallet porten det stasjoner øker.
Kr,
Avi