Hvordan designe Symmetrisk Type Load VCO (Maneatis Dealy celle)

[sandip_micro]

Hvis noen har noen PDF om hvordan du kan designe Symmetrisk Type Load VCO (Maneatis Dealy celle), kan du sende meg? Hvordan avgjøre W / L forsinkelse celle og Bias Circuits?

 

[Btrend]

For det første bør u vite tuning utvalg av ur VCO, avhenger det på ur søknad.
fordi bias strømmen er direkte relatert til hyppigheten av VCO.
så er det noen forhold mellom VCO, CP & Bias generator.

 

[sandip_micro]

Ihave 1 PDF fra Waterloo Uni som forklarer utforming prosedyren av Slow Svingegir Mettet Delay Cell inkludert biasing og tunning ckt.If noen har noen PDF, AN eller tutorial på Symmetrisk type belastning Delay Cell, send me.The link er:
http://www.asic.uwaterloo.ca/files/cmos_ic_team/pll/documentation/delay_cell_ryan.pdf
Its a nice link som forklarer utforming prosedyren av SCL Delay Cell.