Hvordan få frekvens-justerbare klokke med lav jitter?

[agump]

Mitt prosjekt trenger å oppgi en frekvens-justerbar klokke til en ADC, og krever klokken's jitter mindre enn 10ps.At Samtidig må vi sette et eksemplar av klokken til en FPGA som mottar datasett fra ADC.Nå vet jeg kan bruke VCO kontrollert av PLL å få lav jitter klokke, og jeg kan bruke et multi-output low-jitter clock buffer for å få alle klokke som jeg trengte.Kan jeg få ønsket klokke med høy jitter klokke som input av multi-output lav jitter clock buffer? Vennligst gi comments.Thanks mye.
Best RGDS

 

[vaibhav.k]

u kan gå til cypress.com.They ha frekvens synthesizer basert clock generator.