Hvordan generere en selektiv SDF

H

hunter694

Guest
Hei,

Jeg har et custome celle som jeg har å syntetisere med min design.denne tilpassede celle har sin egen SDF som kommer fra leverandører.

Kan noen foreslå en metode som jeg kan be syntese verktøyet til å ikke inkludere et spesifikt tilpasset celle i SDF siden jeg har en egen SDF som kom med det?

Jeg vil bare at verktøyet til å beregne interconnect forsinkelser frem til input / output tilkoblinger av denne cellen.Den interne timingen blir kommenterte bruker SDF som fulgte med tilpassede celle.

så det jeg ønsker å generere en SDF som ikke har tidspunktet for den tilpassede celle men har tidspunktet for alle garn innenfor design koblet til den.og jeg kan merke to SDF's sammen dermed kjører en gate nivå simulering med alle korrekt nytt.

Hjelp vil bli verdsatt.

Takk,
Hunter
 
Jeg tror du need't gjøre denne jobben.bare bruk syntese verktøyet genererer en hel chip (inkludere tilpassede celler) SDF
når du kjører gate nivå simulering, først merke hele sjetong SDF, deretter merke SDF komme fra leverandøren.

 
Kan verktøy bruke senere kommenterte filinformasjon å erstatte den primære?

 

Welcome to EDABoard.com

Sponsor

Back
Top