Hvordan identifisere Verilog kompilatoren på samle-tid?

[echo47]

Do Verilog kompilatorer (modeller! M, Synpl! Fy Pro og XST) gi noen forhåndsdefinerte verdier som kan testes ved kompilere-tid (kanskje ved hjelp av `ifdef utsagn) å avgjøre hvilke kompilatoren brukes?

C-kompilatorer gir vanligvis en makro som __MSVC__ eller __GNUC__ som identifiserer kompilatoren, men jeg finner ikke noe slikt i Verilog kompilatorer.

Som en midlertidig løsning, kunne jeg nok sette en verdi med en kommandolinje parameter, men jeg foretrekker å bruke en forhåndsdefinert verdi som tilbys av kompilatoren.

Takk.

 

[CatKing]

Ja, du kan gjøre slik:

`ifdef MODELSIM
$ Some_ModelSim_PLI ();
`endif

 

[echo47]

Det er det jeg tenkte også, men MODELSIM synes å være en udefinert makro.Bruke SE 5.7g.