Hvordan implementere de fire fasen klokken i digital logikk?

[gunpla]

Kjære dere alle:

som figuren, jeg trenger fire fase kontroll klokke

men jeg ønsker å implementere i digitale logikk (som FF eller logikk gate)

Hvem kan fortelle meg ditt navn eller skjematisk?

takk<img src="http://images.elektroda.net/12_1164100681.jpg" border="0" alt="How to implement the four phase clock in digital logic?" title="Hvordan implementere de fire fasen klokken i digital logikk?"/>

 

[SKYHIGH]

Du bør implementere dette fire-fase clock generator i HDL som Verilog eller VHDL.

Bruke diskret logiske porter og FFS vil sikkert pådra løp, forsinkelser og glitches.

 

[gunpla]

Takk for SKYHIGH

men jeg må bruke full tilpasset flyt å implementere denne blokken

 

[Kral]

gunpla,
En vei:
Implementere en 2 trinn skifte disk av fôre invertert utgang for den siste fasen av skift register til inngangen av det første steget.Dette genererer følgende rekkefølge:
00
10
11
01
Dekoding hver utgang med 2-inngang og porter (Forutsatt at komplementet til hver fase er tilgjengelig).Denne sekvensen garanterer glich-free dekoding fordi i går fra en tilstand til den neste, en og bare en bit endringer staten.Denne typen counter kalles en "Johnson Counter".Det kan gjennomføres ved hjelp av en rekke scener.Det har den egenskapen at enhver stat kan dekodes i en feil-fri måte ved hjelp av 2-inngang og porter (Forutsatt at komplementet til hver fase er tilgjengelig).Videre kan noen sammenhengende sekvens av tilstander også være glitch-free dekodes ved hjelp av kun 2-inngang og porter.The Johnson har motvirke ulempen ved å ha bare 2N stater, i motsetning til 2 ^ N stater for en binær teller.Også hvis telleren noen gang kommer i en ulovlig stat, vil den aldri komme ut, med mindre annen logikk er gitt.Dette er selvfølgelig ikke kan skje med 2 trinn disken, siden det ikke finnes ulovlige tilstander.
Hilsen,
Kral

 

[sunking]

en teller kan hjelpe deg.