Hvordan implimente en CDR (klokke og Data Recovery) kretser.

[dd2001]

Noen vet dette emnet?Jeg aready vet PLL, men hvordan du søker PLL til det?

 

[shell3]

Utgangspunktet den PLL brukes til å regenerere klokken fra data
strøm.Klokken er justert med midten av data patern,
slik at data kan deserialised.Dataene er generelt scrambled
å sørge for det er et minimum overganger per enhet av gangen for å holde
den PLL låst.

Hvis du gjør et søk etter SONET OC12 komponenter vil du finne mye
av doc forhold til CDR.

 

[vsop]

Jeg
er ikke sikker på om dette er det du ønsker.

 

[vsop]

Beklager, en feil!

 

[vsop]

og koder!

 

[dd2001]

<img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="Rødmer" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="Rødmer" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="Rødmer" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="Rødmer" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="Rødmer" border="0" />

 

[andy2000a]

bruker multi fase klokken
og velge "riktig" klokke for å passe "setup tid"
usual la "sampling clk i midten av" in_data ""

 

[layes2]

cdr
youcan bruk pll
eller dll
oversample
eller
* n hastighet klokke

 

[str]

du kan bruke pll (med en ring OSC for VCO) for å generere flere klokker

med ulike fase (for eksempel 0, 45, 90, 135, 180, 225, 270, 315),

deretter bruke noen algoritme for å velge riktig fase klokke å bruke.
dd2001 wrote:

Noen vet dette emnet?
Jeg aready vet PLL, men hvordan du søker PLL til det?