Hvordan kan jeg redusere strømmen

[shelkerahul]

Hei, Som en backend designer, hvordan kan jeg redusere POWER & IR slipp? (Jeg ønsker ikke å gjøre noen endringer i koden.) Takk på forhånd Rahul

 

[stormwolf]

Du kan bruke makt syntese for å redusere strømforbruket. Og makt syntese kan du finne på Synopsys syntese verktøy, men du trenger strøm syntese lisensen.

 

[shelkerahul]

Hi stormwolf Takk for forslaget, men problemet er, jeg bruker MAGMA. Kan du gi meg en generell idé, ikke relatert til noen verktøy. Takk Rahul

 

[omid219]

makt kompilatoren av Synopsys vil optimalisere strømforbruk, men kan endre timing, BTW, må du verifisere alle aspekter ved design etter optimalisering. Hvis du ikke ønsker å endre netlist, er det eneste du kan gjøre gjør en god floorplanning og redusere wirelengde mellom data avhenger blokker så mye som mulig for å redusere IR dråper. Men jeg er ikke sikker på at det reduserer strømforbruket.

 

[peen1]

Det finnes teknikker som klokke gating ... som er svært effektive i å redusere strømforbruket. Også minimere bruken av busser som de hog makt. Din DFT kan bli komplisert hvis du bruker klokke gatting.

 

[sunms]

Hvis du ikke ønsker å endre kodene, kanskje du blir nødt til å referere til verktøy for å redusere strømforbruket. Her er et dokument om clock_gating, kan du lese den og se hvordan verktøyet brukes for å redusere strømforbruket. Håper det vil hjelpe deg. Jeg bruker også Magma, finnes det også verktøy i Magma for å redusere strømforbruket.

 

[Thomson]

Det er mange måter å redusere energitap: (1) den systematiske syn: årsak, dette er ikke din bekymring for eksempel ulike algoritme og annen arkitektur (2) kretsen / logikk design, som klokke gating og god FSM koding stiler å redusere overgangs frekvensen av kretsen noder (3) ytelsen vederlag som lav frekvens / lav spenning, kan du se følgende ligning: P = Σαcvf * f (4) techonological og enheten vise slik som dual-terskel enheter : den lave trheshold enhetene er applided for den høye Performace kretser mens den høye trheshold enheter brukes for lav ytelse kretser (5) gulvplan syn som den globale wirelengde reduksjon slik som å redusere parasittiske motstand og kapasitans (6) P & R strategi syn som timing-drevet strategi eller område-drevet strategi

 

[power-twq]

du kan sette relatert logikk sammen for å minimere interconnect kabel lengde, dermed ledning kapasitans redusert. [Quote = shelkerahul] Hei, Som en backend designer, hvordan kan jeg redusere POWER & IR slipp? (Jeg ønsker ikke å gjøre noen endringer i koden.) Takk på forhånd Rahul [/quote]