Hvordan man skal beregne den motstand av en bryter

[naalald]

Hva foreslår du for å anslå på motstand av en bryter? Jeg tenker på å gi en Vdd til gate sin (for en enkel NMOS eller en overføring gate) og bruke en puls til inngangen. Jeg satte en kondensator Cload i produksjonen, slik

Utgangen vil følge innspill eksponentielt med en tidskonstant RC, C er kondensatoren Cload og R vil være på motstand av bryteren. Ved å beregne tiden konstant, kan vi anslå på motstand av bryteren. Hvordan er denne testen? Eventuelle andre forslag? Takk.

 

[jjx]

Motstanden (og kapasitans) vil variere ganske mye over en så stor inngang trinn og det kan bli vanskelig å riktig definere motstand. Sannsynligvis kan du ende opp nær svaret. Også når inngangen når tilbudet du vil effektivt lukke porten og deretter motstand plutselig blir veldig stort. Hvis du vil at lineariserte AC motstand, vil GDS gi deg svaret, og vil trolig bli funnet i simuleringen rapporten filen. Legg til en DC kilde og kjøre en AC-analyse for noen annen DC spenning - eller feie og tomten 1/gds som funksjon av DC spenning. Hvis du vil at DC, stor-signal motstand for ulike inngangsspenninger, kan du bare legge en spenning kilde på den ene siden av transistoren, en annen spenningskilde på den andre. La spenningen forskjellen være liten, submV. Måle strømmen gjennom kildene og beregne din deltaV / strøm = motstand. Plot at forholdet som funksjon av input DC spenning. Jeg ville mistenke svaret å være ganske lik den GDS tilnærming.