hvordan man skal utforme et multile klokke switch modul

[xiongdh]

hvordan man skal utforme et multile klokke switch modul
beskrivelsen av flere klokken bryteren følge.
input sel [1:0];
input clk1, clk2, clk3, clk4;
output clkout;

sel [1:0]
00 clkout = clk1
01 clkout = clk2
10 clkout = clk3
11 clkout = clk4

hvordan å designe denne modulen og clkout har ikke glitch

 

[yeewang]

dette er en ganske kinkig problem.Jeg husker at det er et papir diskutere dette litt klokken multiplex fra Xilinx.Du kan søke på den på sin hjemmeside.Navnet er sth.om "Glitch-free clock ......"

 

[tom123]

koden vil generere svikt på klokke signal,

prøv metoden i den vedlagte filen

xiongdh skrev:

hvordan man skal utforme et multile klokke switch modul

beskrivelsen av flere klokken bryteren følge.

input sel [1:0];

input clk1, clk2, clk3, clk4;

output clkout;sel [1:0]

00 clkout = clk1

01 clkout = clk2

10 clkout = clk3

11 clkout = clk4hvordan å designe denne modulen og clkout har ikke glitch