Hvordan multisource feil blir fjernet i VHDL-koden?

[smartshashi]

Jeg jobber på prosessoren i VHDL code.I jeg vendt multisource feil under samkjøring med minne. Kan noen foreslå hvordan man kan løse multisource feil i VHDL code.I jeg legge ved fil med spørringen.

 

[nand_gates]

Jeg har gjort korreksjon i ur-koden .... Se vedlagte koden her ... I tilfelle du har problemer med å poste ur spørsmål her! Håper dette hjelper

 

[masai_mara]

Jeg har ikke sett på dokumentet ditt, men sjekk om du tilordner noen signaler i flere prosesser, og hvis det er det du hadde tenkt.

 

[r_e_m_y]

Hei smartshashi, har jeg sett på design og har noen råd for din mem komponent: - ikke bruk Inout interne signal, bruker en data_in buss og en data ut buss - i prosessen, kan du prøve å skrive en kode med hvis .. . elsif ... ellers ... ende hvis, i stedet for data