Hvordan rapporten setup / hold timingen i STA?

B

benny_huang

Guest
Hvem kan fortelle meg hvordan du rapporterer alle oppsett og holder timing informasjon i sta?((report_timing-input-delay_type max-max_paths 100)) Takk.

 
hei,
report_timing-min på vent report_timing-max for oppsett

 
report_constraint-max_delay for oppsett
report_constranit-min_delay på vent

Med vennlig hilsen!

 
Først av alt, dette er et vanskelig spørsmål.
Jeg regner med at du vil få det verste hjørne for både oppsett og holder gang i design
så verst hjørnet for oppsett tid skjer i sakte hjørne og verste hjørne på venting tid
skjer i rask hjørnet, så når du kjører STA, må du importere ULIKE db
standard celler, minne db i STA scriptet, ellers vil du ikke få trygg resultater
når du tape ut

Her er kommandoene

report_timing-forsinkelse max-net-path_type full_clock-max_paths 2000> timing_setup_ss.rpt
report_timing-forsinkelse min-net-path_type full_clock-max_paths 2000> timing_general_ss.rpt

Det
er godt du rapportere brudd alltid så vel

report_constraint-verbose-all_violators> vio.rpt

 
Hvis du bruker Synopsys PT (PrimeTime) eller Cadence Buildtgate
Du kan få mer informasjon og DC
eller du kan henvise til eBok som jeg laster opp
: Http://www.elektroda.pl/eboard/ftopic73639.html

 

Welcome to EDABoard.com

Sponsor

Back
Top