Hvordan simulere båndbredde og fase Margin av en PLL

[chenliy]

Jeg designer en 400-800MHz PLL.Jeg har beregnet båndbredde og fase Margin av PLL.Men jeg donot vet å forstå båndbredde og fase margin PLL.Er det så lik båndbredde og fase margin op amp?Hvordan kan jeg simulere båndbredde og fase Margin av en PLL?

 

[paladinzlp]

Du kan simulere Båndbredde og fase margin
bruker matlab.
Jeg håper det hjelper.

 

[sutapanaki]

BW og PM i en PLL har, selvfølgelig, den samme betydning som i noen tilbakemelding systemet, inkludert opamps arbeider i en tilbakemelding konfigurasjon.
Som for simuleringen av det, kan du bruke Simulink, kan du også bruke krydder.Alt du trenger å gjøre er å skape reelle modeller for blokkene i loop,
med alle viktige stolper og nuller.Deretter linearize systemet med disse modellene og simulere.
Alternativt kan du gjøre et skritt transient respons, setter inn i loop et skritt forstyrrelse og ser på hvordan det settles.Du kan deretter gjøre konklusjoner om stabilitet.

 

[chenliy]

Kan jeg bruke Cadence's verktøy simulere båndbredde og fase Margin av en PLL? Hvordan kan jeg gjøre det?

 

[yibinhsieh]

Kjære chenliy:
Sitat:

Kan jeg bruke Cadence's verktøy simulere båndbredde og fase Margin av en PLL? Hvordan kan jeg gjøre det?

 

[amarnath]

hwy dont u bare oplot den frekvensrespons loopen filter ur hjelp ... fra at u kan beregne BW.

hilsen
amarnath

 

[sutapanaki]

Egentlig bare frekvensrespons loopen filter er vanligvis ikke nok.Det VCO har et annet pol, foruten den vanlige 1 / s.Så hvis du har noe mellom kostnad pumpe / filter og vco (VI konverter for eksempel) sin frekvensrespons vil måtte ta hensyn til også.Du kan tenke de sekundære effekter ved høye frekvenser, men ifølge Murphy de får i bildet akkurat når du ikke ønsker dem.Og hvis referansen til pll er fra en krystall oscillator, er det vanligvis lav jitter og deretter en ønsker å forstørre båndbredde å forsøke å avbryte mer støy fra tilførselen - følgelig den sekundære effekter kommer i bildet med full kraft.
I Cadence du kan gjøre pol-null analyse av din krets blokker.Dette er nok til å skape en god modell for systemet.Deretter kan du simulere modellen i Cadence eller Simulink eller hva, selv Pspice vil gjøre.Nøkkelen er å lage gode modeller.

 

[khouly]

prøv denne modellen
u kan bruke dem til å sjekke stabilty, båndbredde
Beklager, men du må logge inn for å vise dette vedlegget

 

[Btrend]

loopen dannet av PLL og OPamp er forskjellige i natur,
Først av alt, loop i OPamp (vanligvis er negativ tilbakemelding) er kontinuerlig tid, som er loopen er "alltid" der.
andre loopen i PLL er ikke "alltid" finnes, den bare finnes i en del av PFD syklus.
så loopen ikke er kontinuerlig, ble det sagt som "sample-data loop" og er ikke kontinuerlig loop.Hvis du vil vite den nøyaktige virkemåten til kretsen du trenger å gjøre Z-domene analyse.
til slutt, fra over 2 synspunkt vanlig loop konsept bruker i OPamp er bare rundet versjon av selve prøven-data loop, dette bør være oppmerksom på.Ellers vil du finne en merkelig ting, hvorfor loopen få> 0 og fasen er -180 ° som skal oscillated på et vanlig Opamp negative feedback loop.

 

[sutapanaki]

Det er generelt sant.Loopen faktisk er samplet i tid.Men som du vet i lås, og når skriving frekvensen La oss si 10-20 ganger større enn sløyfe båndbredde en kan bruke sammenhengende tid tilnærmingen som er god nok.Bare sa filteret kondensatoren ikke har tid til å slippe ut mye for perioden inntastingsfeltet klokke.Ting begynner å bryte ned når skriving frekvens blir svært nær loop BW.
Det beste av kurset er å gjøre transient analyse med å innføre noen trinn forstyrrelser i loop og se hvordan det settles.Men gjør lite signal stabilitet analyse første er helt legitim også, når du vet hva du gjør.Å transformere er også en ting å bli vurdert.

 

[layes2]

simulere den bruke matlab
eller verilogA i lineære modellen

 

[Yun Lin]

Ja.Du kan bruke matlab.Båndbredden vil effekten låsen tid.

 

[layes2]

bruke matlab pll er en 3dje system
eller 4
enkelt å gjøre

 

[rambus_ddr]

du kan bruke verilog_A å skrive pll modell og bruke spekter å simulere.

chenliy wrote:

Kan jeg bruke Cadence's verktøy simulere båndbredde og fase Margin av en PLL? Hvordan kan jeg gjøre det?

 

[option318]

Takk, khouly tilby work_116 modellen.

 

[buckaroo]

Btrend wrote:

loopen dannet av PLL og OPamp er forskjellige i natur,

Først av alt, loop i OPamp (vanligvis er negativ tilbakemelding) er kontinuerlig tid, som er loopen er "alltid" der.

andre loopen i PLL er ikke "alltid" finnes, den bare finnes i en del av PFD syklus.

så loopen ikke er kontinuerlig, ble det sagt som "sample-data loop" og er ikke kontinuerlig loop.
Hvis du vil vite den nøyaktige virkemåten til kretsen du trenger å gjøre Z-domene analyse.

til slutt, fra over 2 synspunkt vanlig loop konsept bruker i OPamp er bare rundet versjon av selve prøven-data loop, dette bør være oppmerksom på.
Ellers vil du finne en merkelig ting, hvorfor loopen få> 0 og fasen er -180 ° som skal oscillated på et vanlig Opamp negative feedback loop.

 

[gavin168]

Etter åpne PLL_2 i work_116 khouly laste opp, og hvordan du gjør det PM simulering?Det sies LTI Viewer bør brukes?men jeg vet ikke hvordan jeg skal fullføre det?

Takkoption318 wrote:

Takk, khouly tilby work_116 modellen.