Hvordan studere Verilog-A

[flushrat]

Jeg er en beginer på Verilog-A.Jeg ønsker å skrive noen oppførsel modell for analoge moduler, for eksempel sample / hold A / DD / A osv. Plz foreslå meg noen gode referanser.

 

[layes2]

designe et system bruke den slik at du kan gjøre mer

 

[borodenkov]

sjekk dette nettstedet:

http://www.designers-guide.com/VerilogAMS/

 

[Teddy]

Den enkleste måten jeg fant er å skape et enkelt system, og deretter opprette blokken i VA.
Big hjelper (for meg) er Verilog modellene leveres av Cadence.Jeg pleier å ta dem, disect dem og gjøre mine egne ting.

 

[Dayang]

Jeg tror casestudie er nyttig, jeg en gang så en casestudie levert av tråkkfrekvens som heter "Top Down Modellering og Test Bench Development Verification Case Study: Pipeline ADC", er det ganske bra

 

[staric]

Jeg tror du kan begynne fra noen enkle kretser før writting A / D.

 

[zilinhust]

Jeg tror du kan lese veriloga manuell levert av candence

 

[MSSN]

det er en bok av Ken kundert kalt "The designer's guide to Verilog-AMS" det er en veldig fin en for nybegynnere

 

[siboy]

Er Verilog-AMS det samme med Verilog-A?

 

[MSSN]

siboy skrev:

Er Verilog-AMS det samme med Verilog-A?

 

[eng_Semi]

cadence lese brukerhåndboken for Verilog-A, er det svært beskrivende

 

[pravin_dwaramwar]

henvises jayram bhasker bok

 

[neo79]

Jeg brukte det før.egentlig kan du bare kopiere eksisterende biblioteket celler og endre den til det du trenger.like enkelt C-program