Hvordan utforme en høy ytelse ville bytte?

[yyliang]

Hei, jeg designe et slått kondensator integrator, men jeg støtt på vanskeligheter i design på brytere, virker det som om det er gjeldende lekkasje fra kilde eller avløp, kan noen hjelpe meg? Hvordan kan jeg få en høy ytelse ville bytte?
Takk på forhånd.

 

[IanP]

Er det noen grunn til at du ikke kan bruke integrerte bryteren CD4066?
Innvendig finner du 4 bilaterale brytere.

 

[sunking]

det er diffcult å gjøre.
kontakt støperiet, krever dem brønnkontroll.

Og du kan legge til bryteren "L", sørg ikke det minste.

 

[xuel]

første forholdet W / L bør optimaliseres, og velg et suitalbe absoluttverdien av W og L. Hvis det fortsatt ikke kunne oppfylle kravet, bruk dummy enhet eller vedta bootstraping eller bunn-plate sampling teknikk.

 

[andy2000a]

ville bytte for Sample / hold trenger lav lekkasje, enkle ville like CD4016
er bedre enn CD4066,

men CMOS-bryteren CD4066 har lav Rds ..

I ASIC design, du cn bruke "dummy sw" redusere charge_inject & klokke feed_thru
kanskje "mindre" -> noen porfessor sa selv lærebok sa
legge dummy bryteren kan redusere charge_inject

Et annet problem er ville Rds & Vth slipp på mos bytte
I noen volt dobbel krets som Charge Pump bruke pmos for Hi-V input
(NMOs vo = vin-vtn), men selv om ..vin = 2 * vin-v1 ..

I simuleringen finner Vo = 6.16v ikke 3.3V * 2 = 6,6 fortsatt volt drop
CMOS-bryteren bruker jeg 20/0.5 * 200 størrelse ..

har noen noen gang design charge_pump ASIC, Io = 100mA
kan du fortelle meg hvor å designe mos bytte

 

[eda4you]

Bruken av differensial kretser vil bidra til å redusere kostnader injeksjon.Se på grunnleggende lieterature sånn CMOS DESIGN (Razzavi).

 

[yyliang]

Skulle klokken PMOS og NMOs være definitivt motsatt fase?

 

[andy2000a]

Jeg gjetter eda4foru betyr, noen bruker bryter krets som
flash A / D konvertere bruke bryteren cap preamp cirucit bruker vanligvis
differential signal sti ..

men problemet er å bruke ville slå til, charge_pump krets ..
pumpen 1.5V -> 5.5V output, og bruke god bryter redusere volt_drop & Rds på ..

 

[konqueror]

u kan bruke en dummy switch eller en overføring gate bytte til minimere lekkasje fra kilden og drain.also for bryteren u krever på motstand å være svært lav, så optimalisere m / l ratio.clock for dummy bryteren er noe forsinket wrt bytte

 

[dumbfrog]

øke L og optimalisere W

 

[zhangjun_qh]

For den analoge ic design, du trenger bare å velge riktig topologi, så base på hva som er klokkefrekvensen og signal frekvensen er arbeid ut en rimelig settling tid, å avgjøre bryteren W og L, deretter bruke et bootstrapping klokke for kritiske bryteren.Vennligst glemme dummy bytte, er det ikke sant på enkelte tilfelle.

 

[mitrobge]

kan du gi litt informasjon om effektiviteten av klokke bootstrapping for (pass-gate) bryter og bulk-source forward-partisk polarisering ved 0.12u teknologi?

 

[vistapoint]

Leackage er alltid der.Problemet er hvor mye.