hvorfor FDG901D (p MOSFET driver) ikke kan kjøre FDN360P MOSFET

E

EDA_hg81

Guest
Jeg prøver å bruke Sparan 3 for å kontrollere FDG901D (logisk inngang er 3.3V CMOS) for kjøring FDN360P. Hvorfor det ikke fungerte? hva det er de mulige årsakene til dette? Takk
 
Kan du vise din skjematisk og beskrive hvilke signaler ikke fungerer?
 
Hele ideen er for å realisere strøm på og strøm av sekvens. Bruk FDN360P som en bryter ved å koble avløp og kilden FDN360P å overføre 12V DC fra kilde til avløp av FDN360P for aktivering annen makt chip. Når jeg trykker på en knapp, er FPGA kommer til å sette høy (3.3V LVTTL) på logikken pin av FDG901D deretter FDG901D kommer til å slå på FDN360P ved å kontrollere porten FDN360P. Jeg har koblet VDD av FDG901D til 12 V og holdt Slew pin flytende. Problemet er når hele systemet er slått på, er renne av FDN360p allerede 12V selv før jeg trykker på knappen. Hva er de mulige årsakene? Takk på forhånd. følgende er nettadressen til skjematisk: http://images.elektroda.net/70_1183047159.jpg
 
Hvis MOSFET er «på» som du sier er det da porten til enheten har nok spenning til stede for å slå den på. Har du sett på turn på egenskapene til MOSFET du bruker for å se om disse er kompatible med produksjon av sjåføren som du har det konfigurert. Du må kanskje kontrollere dv / dt av driveren i stedet for å la det flyte. E
 
Jeg er virkelig nytt for analoge ting. Jeg bare sjekket Gate Threshold Voltage. Vil du la vite hvilke andre Elektriske egenskaper jeg bør sjekke? Takk.
 
Hei, for FDG901D maks spenning er bare 10V. I skjematisk du bruker 12V. Kanskje dette er en feil i tegningen eller brikken allerede borte. Er det noen grunn til at du ikke bruker en vanlig transistor og noen motstander? Hvis det er et spørsmål om plass du kan ta en titt på motstanden utstyrt transistorer som PDTC115ET. Også, for FET, hvis du vil bruke en annen type, være forsiktig. Noen nyere Fairch. FET-er har en maks. GS spenning på 7V. Overskridelse av denne spenningen kan distroy din FET. Hilsen
 
Som oppfinner (y) foreslo, kan 12V ha skadet FDG901D ved å overgå sin absolutte maksimum VDD vurdering av 10V. Se side 1 i databladet. Forutsatt at chip overlevde, så kanskje du måler 12V på utgangen bare fordi produksjonen har ingen belastning, og transistoren har en liten mengde lekkasje når "off". Forsøk å koble en belastning, for eksempel en 1K ohm motstand fra renne til jord. Hvis det ikke hjelper, så hva spenninger du måle på transistor gate når FPGA signalet slås på og av?
 
Kan være du har rett. Jeg har lagt merke til dette, siden strømadapteren bruker jeg bare kan gi meg 12 V og jeg ønsker å ta sjansen. takk din alle forslag. Jeg må endre den til 10 V for å prøve igjen. Ha en god helg. [Size = 2] [color = # 999999] Lagt etter 1 timer 7 minutter: [/color] [/size] Jeg har testet denne kretsen bruker 10V inngang. Jeg har også funnet ut at Min Logic høy inngangsspenning av FDG901D er 75% av VDD, betyr dette den logiske inngangen er minst 7.5V. Jeg har brukt to strømforsyninger til å sette to nødvendige spenninger. Followings er resultatene. Når logikk inngangseffekt er av: renne ut av FDN360P er 10V gate spenningen er 10V Når logikk inngangseffekt er på (trenger 8 ms å være stabil): renne ut av FDN360P er 0V gate spenningen er 0V Jeg fant ikke noe krav om logisk inngang heve tid. Ser FDN360P fungerer, men ikke riktig. Men noen måte 7,5 V inngang logikk er ikke egnet for FPGA, kan du hjelpe meg å finne en P-kanal MOSFET driver som kan akseptere 3.3V logikk og tåler 12V inngangseffekt? Takk.
 
Hei, som jeg postet før. Ta en titt på motstanden utstyrt transistorer. For kretsen din, vil en PDTC115ET være fint. Nedenfor er en skjematisk. R23 er 220K. Vær oppmerksom på at motstandene inne i RET (PDTC114ET) i denne kretsen er ikke 100K + 100K som PDTC115ET. Og faktisk maks. tilførsel vurdering av FDG901 er 10V. Men på 10V du aldri vil nå logikk høyt med en 3.3V stasjon. Det er ment å fungere mellom 2,7 og 6V.
 
takk så mye for deg hjelp. Jeg skal prøve neste uke. ha en fin helg.
 

Welcome to EDABoard.com

Sponsor

Back
Top