Hvorfor Nand Gates anses mer enn NOR

S

santuvlsi

Guest
Hai enhver kropp,

Nand Gates er mer foretrukket enn Nor porter,

becos i Nand portene NMOs koblet i serie.

Hva er logikken bak dette?

Santu

 
Mobiliteten av hullene er mindre enn elektroner.Inorder å gjøre stige og falle ganger av en porter lik vanligvis bredden PMOS xtor gjøres høyere.Så motstanden av det ville bli mindre og kan oppnå like stige og falle ganger.

I NAND-portene på PMOS xtors er koblet i parallell, og det av dens effektive motstanden synker.Så nå kan man oppnå samme stige og falle ganger på lavere bredder av PMOS.Inaddition du reduserer cellen høyde også.

 
kjære V_pratap,

U mener å si er hvis pmos er koblet i parallell deres

motstanden minker slik at de kan oppnå høyere hastighet hvis deres

bredden er 2 ~ 3 ganger større enn NMOs, selv om NMOs hvis de er koblet i serie

har reistance høyere, men kan få fart siden flertallet er elektroner.

Men i NOR portene samme ting vi ikke kan gjøre siden PMOS er i serie, resistance mer

selv vi øke bredden vi kan ikke oppnå hastighet.

Hva med kapasitans?

Santu

 
Det er egentlig to forskjellige capacitances i bytte ....fordi for hvert vil det bli to parallelle MOS i ett tilfelle og en MOS i det andre tilfellet ....så for de to MOS parallelt tilfelle slå av kapasitans vil være høye ....

 
Digitale kretser hovedsakelig bruk av lav-høy overgang for prøvetaking data som raskere i NAND sammenlignet med Nor

 
santuvlsi skrev:

Hai enhver kropp,Nand Gates er mer foretrukket enn Nor porter,becos i Nand portene NMOs koblet i serie.Hva er logikken bak dette?Santu
 
NAND-porter er mer foretrukket enn NOR porter på grunn av sizing.

NAND er NMOs i serie og PMOS parallelt, mens NOR er omvendt.
Som folk allerede har nevnt, er mobiliteten av hull mindre enn elektronet.Derfor, for å oppnå den samme forsinkelsen (dagens kapasitet), må PMOS å være om lag 3 ganger enn NMOs (0.18um teknologi).

Jeg er ikke sikker på om du har tatt noen digitale IC kurs før, men i bunn og når du gjør det transistor dimensjonering en transistor i serie må være størrelse mer (avhengig av antall transistorer i serie).Derfor ønsker vi å unngå PMOS transistorer i serie (fordi de tar opp mer plass enn NMOs i serie ved samme forsinkelse).

Derfor er NAND er et bedre valg enn NOR.Lagt etter 43 sekunder:pichuang skrev:

NAND-porter er mer foretrukket enn NOR porter på grunn av sizing.NAND er NMOs i serie og PMOS parallelt, mens NOR er omvendt.

Som folk allerede har nevnt, er mobiliteten av hull mindre enn elektronet.
Derfor, for å oppnå den samme forsinkelsen (dagens kapasitet), må PMOS å være om lag 3 ganger større enn NMOs (0.18um teknologi).Jeg er ikke sikker på om du har tatt noen digitale IC kurs før, men i bunn og når du gjør det transistor dimensjonering en transistor i serie må være størrelse mer (avhengig av antall transistorer i serie).
Derfor ønsker vi å unngå PMOS transistorer i serie (fordi de tar opp mer plass enn NMOs i serie ved samme forsinkelse).Derfor er NAND er et bedre valg enn NOR.
 
sekapr skrev:

Digitale kretser hovedsakelig bruk av lav-høy overgang for prøvetaking data som raskere i NAND sammenlignet med Nor
 
Det er ikke spørsmålet om hvorfor grave krets bruker 0 -> 1 eller så .... det er bare for analyse formål brukes av designeren .... utgangspunktet dischargin av last kapasitans er gjort av mange stien ... responsen av CMOS circuit avhenger av hvor rask og god ur kunne lade laste kapasitans som skjer bare på 0 -> 1 overgang gjennom bare én bane .... forsyning til utgang banen ....

 
Hei alle,

Det er egentlig to forskjellige capacitances i bytte ....fordi for hver

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />Det vil være to parallelle MOS i ett tilfelle og en MOS i det andre tilfellet ....så for

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />de to MOS parallelt tilfelle slå av kapasitans vil være høye ....

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />thanx .....

 
For Nand PMOS er parallelt mens manglende NOR PMOS er i føljetong.Som u vite mobilitet av hullet er mindre enn mobilitet av elektronet, tiden det tar å skifte fra aktiv stat til metning stat er høyere.Samme for reversere tilstanden.

Så NOR har forsinkelse mens bytter fra en tilstand til en annen stat, så foretrakk å bruke NAND over NOR

 
Hei Santu,

Nand Gates er mer foretrukket enn Nor porter, i CMOS-teknologi bare.

både motstand og kapasitans effekter forsinkelsen og dette er grunnen til å velge NAND sammenlignet NOR gate

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top