Hvorfor stansen strømmen er så rart.

[xiexi]

Når jeg design og simulere nedleggelse funksjon, gjeldende kan nedleggelse under ca 5 oss.Men når dette ic blir reell, og jeg gir nedleggelse undervisning, gjeldende nedleggelse umiddelbart, så det blir større sakte, da får mindre langsomt og til sist det nedleggelse.Denne prosessen koster rundt 3-6 sekunder.
Jeg vet ikke hvorfor den aktuelle endringene store og kommer tilbake til små, er alle noder flytende?Hvorfor dette fenomenet kan ikke være catched i simulatoren resultatet.

 

[Miguel Gaspar]

Vanligvis simulatorer ikke vurdere capacitances i PCB, i likhet med svært tykke lag som absorves elektrisk chargues og andre mer situasjoner.

 

[pfd001]

Tiltaket er reell.På grunn av kapasitans av PCB, forsyningsspenningen endres langsomt.Flere sekunder er mulig.Når spenningen er i midten, PMOS og NMOs i den digitale kretser er slått på, det er grunnen til den nåværende er økende.Deretter vil strømmen reduseres med spenning.

 

[kwkam]

det ser ut som det har flytende noden i kretsen ved avslutning.Du må sjekke er at det er noen transistor innspill er flytende, men fortsatt er koblet til vdd eller GND

 

[xiexi]

Nå finner jeg at det er noen noder flytende.Men når jeg simulerer den nåværende, men også endringer i den virkelige testen, men tiden er annerledes.Simuleringen Resultatet viser at gjeldende vil komme tilbake i 10ms, men den virkelige testen viser at dagens komme tilbake i 2s, hvorfor tiden er så mye forskjellig.Er det noen andre noder flytende?