C
cdic
Guest
Skjematisk Capture: Design-Archtecture
HDL Oppføring: Summit, HDL Designer Serie
HDL analysator: Debussy
RTL Simulasjon: LDV, VCS, Modelsim
Synthesis: Design-Compiler
STA: Prime Time
ATPG: Tetra-Max
Transitor Level Simulation: Hspice
Analyzer (Full chip): Hsim, Math TA
P & R: Magma
Layout editor: IC-stasjon, Panda2000
Layout Kontrollkode: kaliber, Panda2000
Utvinning: xCalibre
HDL Oppføring: Summit, HDL Designer Serie
HDL analysator: Debussy
RTL Simulasjon: LDV, VCS, Modelsim
Synthesis: Design-Compiler
STA: Prime Time
ATPG: Tetra-Max
Transitor Level Simulation: Hspice
Analyzer (Full chip): Hsim, Math TA
P & R: Magma
Layout editor: IC-stasjon, Panda2000
Layout Kontrollkode: kaliber, Panda2000
Utvinning: xCalibre