IEEE754 med VHDL - noob ber retninger ..

[vandelay]

Hei folkens,
Jeg m lage en MCU styret for ett av mine prosjekter, ved hjelp av en dsPIC33FJ128MC708.Det har ikke helt FP math kraft jeg trenger, men snarere enn å lære en helt ny arkitektur, jeg brukte dsPIC Jeg liker så mye og lagt en FPGA til styret tenkte jeg kunne gjøre det tyngste sakene maskinvare som sinus, cosinus, kvadratrot, eksponent etc. dsPIC bruke tusenvis av sykler for disse operasjonene.

Den FPGA er et 400Kgates Xilinx spartansk-3 enhet, jeg kablet opp til MCU med to 16-bit bred busser (PORTB og PORTD av dsPIC) pluss noen kontroll pins (to av dem kjører MCU avbryter).Den FPGA har 50 I/O- pinner brutt ut til en forlengelse header (for RAM osv., bør jeg må legge til det).Jeg har kablet av FPGA for å starte opp fra MCU SPI.

Nå har jeg siden ingen erfaring med FPGA men lære programmeringsspråk fort, så jeg skjønner ikke at VHDL vil være et problem.Jeg har fått mine hender på Xilinx Ise og EDK men jeg har egentlig ikke hatt tid til å sitte ned med den ennå.Mine spørsmål til dere:
1) Kan noen gi fører til IEEE754-kompatibel (enkel presisjon Floating Point) VHDL eksempler enten eller flere av følgende aritmetiske;sinus, cosinus, eksponent, multiplikasjon, tillegg, subtraksjon, divisjon
2) Kan noen foreslå en simulering miljø for VHDL (jeg har OrCAD og MATLAB og vite hvordan du bruker dem, så hvis det kan gjøres med noen av disse det er flott. Jeg har også PSpice-> Simulink co-simulering pakken)As mentioned, it will serve math coprocessor duty.

3) Kan noen foreslå hvordan oppsett kommunikasjon mellom MCU og FPGA?
Som nevnt, det vil tjene math coprocessor plikt.Det er to 16-bits bussene pluss fire kontroll pins tilgjengelig, og blant de sistnevnte pins to MCU avbryter er tilgjengelige.Jeg tenker en 16-bit adresse buss, en 16-bit data bus, et lese / skrive signal definere retningen av data buss ..men mine tanker er det meste biter og stykker ..Jeg dunno om det
er av noen betydning, men MCU har DMA som kan brukes med buss.

 

[deepu_s_s]

hei ......does ur MCU har et internt minne?
kanne u fortelle meg ur arkitektur i detalj slik at jeg kan hjelpe u ....ru designig for et generisk fpga støtte eller for noen bestemt type?Lagt etter 1 minutt:jeg dont vite hvordan du gjør simuleringen i Simulink eller matlab.y dont u prøve modelsim

 

[vandelay]

deepu_s_s wrote:

hei ......
does ur MCU har et internt minne?

 

[echo47]

Ise kjernenettverk Generator verktøyet inkluderer en rekke DSP, matte og flyttallsytelse kjerner som du kan putte inn i FPGA prosjektet.Imidlertid vil du sannsynligvis oppdage at flyttallsytelse er vanskelig i dagens FPGAs, så vurdere å konvertere algoritmer til fast punkt.

Hvis dette er første erfaring med FPGA og HDL, og forventer en ganske bratt læringskurve.Husk at dette er digitale logikk design og ikke datamaskinen programmering, så det krever ulike tenkning og erfaring.Også, hvis du kjenner C, og deretter vurdere Verilog istedenfor VHDL.Jeg tror Verilog er enklere å lære, og dens uttrykk syntaksen ligner C. Xilinx Ise verktøy støtter både VHDL og Verilog.

Du kan også vurdere Xilinx System Generator for DSP.Det
er en samling av MATLAB Simulink blokker som kjøres i FPGA.Noen synes det er en enkel måte å komme i gang med DSP i FPGA.Kanskje din instituttet har det allerede, eller kan få det billig.
http://www.xilinx.com/ise/optional_prod/system_generator.htm

Den Xilinx Ise verktøy inkludere (eller du kan laste ned gratis) en lett versjon av ModelSim.Det
er flott for simulere dine HDL, selv om det har en læringskurve også.

 

[vandelay]

echo47 wrote:

Ise kjernenettverk Generator verktøyet inkluderer en rekke DSP, matte og flyttallsytelse kjerner som du kan putte inn i FPGA prosjektet.
Imidlertid vil du sannsynligvis oppdage at flyttallsytelse er vanskelig i dagens FPGAs, så vurdere å konvertere algoritmer til fast punkt.

 

[echo47]

Xilinx tilbyr også AccelDSP.Det regner MATLAB algoritmer i FPGA logikk.Jeg har ikke prøvd det.

Jeg tror både System Generator og AccelDSP gjennomføre fast punkt logikken i FPGA (fordi det går veldig fort), men du kan snakke til dem fra MATLAB med flyttallsytelse.Den MATLAB side gir en slags semi-automatisk, forhåpentlig smertefri, oversettelse mellom fast og flytende.Jeg har ikke prøvd å gjøre det.

VHDL syntaks synes inspirert av Ada.Det
er omtrent like langt fra C-lignende syntaks som du kan få.Jeg
er en lang tid C programmerer også.Når jeg først kom inn i HDL, så jeg på både Verilog og VHDL.Verilog sett vaguely kjent.VHDL så ut som ren galskap.

ModelSim er det mest populære HDL simulator.Jeg bruker det hele tiden.Gjennom årene
har jeg laget små automatisering scripts som passer min arbeidsflyt stil.

"Modelsim HDL binærfilen counter"?Nei, ModelSim er en simulator som kjører din VHDL eller Verilog-kode, og viser deretter signalet waveforms og data verdier.Det
er flott for feilsøking din HDL før du starter FPGA syntese prosessen.

Det har
gått flere år siden jeg brukte System Generator.Jeg har ikke noe enkelt eksempel prosjekter, beklager.Jeg husker å spille med det for en dag, og klarte å lage en liten arbeider prosjektet.Men jeg var allerede opptil hastighet med MATLAB, Ise, og FPGA design.UPDATEu kan finne denne artikkelen nyttig:
"Flytende til Fast-Point Konvertering av MATLAB algoritmer Målretting FPGAs"
http://www.xilinx.com/publications/magazines/dsp_02/index.htm