Interessante Digital Design spørsmål

[s0shinde]

Design en logikk som etterligner en uendelig bredde register.Det tar input serielt 1 bit om gangen.Output er hevdet høy når dette registeret har en verdi som er delelig med 5.

For eksempel:

Input Sequence Value Output
1 1 1 0
0 10 2 0
1 101 5 1
0 1010 10 1
1 10101 21 0(Bruk en FSM å lage denne)

Enhver løsning på dette ?????

 

[s0shinde]

Kan noen bekrefte hvis svaret jeg festet er riktig?Diagrammet ser ikke det bra?
Beklager, men du må logge inn for å vise dette vedlegget

 

[haneet]

shinde trenger vi å ta registrere lengde som 4?Hvis ja, så hvorfor hav u tatt staten S5?og hvorfor u sende tilstanden 0 / 0 fra S2 til S1.Jeg tror det skal gå tilbake S2 til S2, så det blir 1 / 0 tilstand.
gjøre riktige meg hvis im galt.Lagt etter 9 1 timer minutter:hvis u sier at register størrelsen er 4bits så her er hva jeg føler at FSM skal være.

 

[s0shinde]

hello haneet,
Hva vil skje hvis vi gir en inngang 1001 for å statemachine din?Tror du ikke din statemachine vil oppdage at så delelig med 5??Korrekt meg hvis jeg er feil!

Thanks and Regards.