ISE Synthesis problem - trenger forklaringer om 2 koder

[abionnnn]

Jeg mangler noen fundemental forståelse av syntese prosessen i ISE.Kan du forklare hvorfor følgende to deler av koden genererer forskjellige atferd?

Code:if (filter_rota & &! delayed_rota) begin

aktiverer <= 1;

direction <= filter_rotb;

slutt

else begin

aktiverer <= 0;

direction <= direction;

slutt

 

[abionnnn]

Tydeligvis Jeg har skrevet for mye prosessuelle kode skrive nå, var det tydelig når man ser på den syntetiserte krets.Den første koden er riktig, er det andre ikke.

La oss si at tilstanden filter_rota & &! Delayed_rota overganger til sann.I det første tilfellet dersom sanne er krysset.I det andre tilfellet blir resultatet skrevet i stand, men før dette er sluttført, aktiverer er testet og mislykkes, og dermed ikke oppdatere retningen til neste døgnet.

Jeg håper dette har hjulpet.

 

[tariq786]

Dette er hva jeg vil prøve.

Jeg skal sette parentes rundt uttrykket i den andre koden og fjerne ikke blokkerer uttalelse <= uttalelse til blokkering =

Se om dette hjelper.

Dette har ingenting å gjøre med ISE.Dette har å gjøre med Verilog koding