kart fil

[sishir]

Hei gruppe ...

Kan noen vennligst gi meg beskjed om kartfiler?De brukes til å builld «make-filer" som vi bruker til å sammenstille våre design kodet i VHDL.

Hilsen,
Sishir

 

[richardyue]

Se vedlagte dokument for hvordan å lese rapportene i Xilinx programvare.
All the best.
Beklager, men du må logge inn for å vise dette vedlegget

 

[sishir]

Hei Richard,

Takk så mye for å ta seg tid til å legge meg et svar.kartet filen du nevnte er om syntese.men synes den jeg spurt om å være annerledes.Her er et eksempel kart-fil.Jeg sjekket dette med en generert av Xilinx s / m.Det synes å være uten relevans.

-------------------------------------------------- -----
# Enable lesning av Sente leveres std, Synopsys og IEEE biblioteker.
global konv
kilde $ env (POWERTHEATER_ROOT) / pthdl_src/stdlibs.87.map

kart arbeid. / ww_work \
.. / .. / RTL \
-i (
addrcmp.vhd "-k 93»
addrdec.vhd "-k 93»
ao2a.vhd "-k 93»
ao4a.vhd "-k 93»
BD1DR.vhd "-k 93»
clogic.vhd "-k 93»
cntr_rtl_rd.vhd "-k 93»
cntr_rtl_wr.vhd "-k 93»
DDRVO.vhd "-k 93»
destreg.vhd "-k 93»
eo3a.vhd "-k 93»
fifocontrol.vhd "-k 93»
IBUFDR.vhd "-k 93»
jtst.vhd "-k 93»
lencntr.vhd "-k 93»
lsimem_wrap.vhd "-k 93»
nnd2a.vhd "-k 93»
outbuf.vhd "-k 93»
parchk.vhd "-k 93»
pargen.vhd "-k 93»
pci.vhd "-k 93»
PREIOBTS.vhd "-k 93»
rena.vhd "-k 93»
reoa.vhd "-k 93»
rr2p.vhd "-k 93»
rxchan.vhd "-k 93»
rxfsm.vhd "-k 93»
sente_monitor_mti.vhd "-k 93»
stats.vhd "-k 93»
top.vhd "-k 93»
txchan.vhd "-k 93»
txfsm.vhd "-k 93»
txrx_tst.vhd "-k 93»
upi.vhd "-k 93»
)

kart Verilog. / ww_verilog \
/ system/pkg/modeltech/5.1b/sunos5/../vhdl_src/verilog \
-i (
vltypes.vhd "-k 93e"
)

kart std_developerskit. / ww_std_developerskit \
/ system/pkg/modeltech/5.1b/sunos5/../vhdl_src/std_developerskit \
-i (
iopakp.vhd "-k 93»
iopakb.vhd "-k 93»
mempakp.vhd "-k 93»
mempakb.vhd "-k 93»
regpakp.vhd "-k 93»
regpakb.vhd "-k 93»
simflagp.vhd "-k 93»
simflagb.vhd "-k 93»
timingp.vhd "-k 93»
timingb.vhd "-k 93»
synthreg.vhd "-k 93»
)
-------------------------------------