klokke dividers

[badola]

gjøre noen av u ha klokke Skillelinje kretser design manual .????kanne u sende meg bøker eller lenke fra der jeg kan få dette ?????

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" />

 

[research_vlsi]

http://www.edaboard.com/viewtopic.php?p=828722 # 828722

Dette skal være nyttig for u

 

[badola]

takket .......................

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" />

 

[srik_naidu]

Hei,

T-FF vil være en klokke skillelinjen.
Inngang til T-FF er logikken-1 alltid
Produksjonen av T-FF er alltid toggled wrt skriving clk.
frekvensen vil være en halv inntastingsfeltet clk.

Takk & hilsen
Sri.

 

[NAresh123]

hei jeg trenger også

 

[Arturi]

Å dividere med 2 kan du bare bruke en veksle floppen.
Med andre ord du kobler qn utgang til D inngang på floppen.Q utgang vil veksle med halv hyppigheten av døgnet du kobler til clk porten på at floppen.

 

[nileshprasad]

takk !!!...god info

 

[sree205]

ftopic101951.html

 

[shiv_emf]

Jeg tror u vil knw om programmerbare Skillelinje?

 

[surisingh]

Hei,
Du kan finne ut det generelle begrepet å designe noen deler av Odd møte i min blogspot.

http://chipverification.blogspot.com/2008/05/clock-dividers.html

Hilsen,
CSuresh

 

[NIR Dahan]

dette lille papiret fra Xilinx er også nyttig, men inneholder design med combinational looper.
http://www.fiu.edu/ ~ vjaya002/vlsi% 20BOOKS/clock% 20dividers.pdf

Du kan også ta en titt på bloggen min, er det et spørsmål håndtere en dividere med 3 krets med 50% Driftssyklus (som i ovennevnte innlegg)
problemet:
http://asicdigitaldesign.wordpress.com/2007/07/09/the-ultimate-interview-question-for-logic-design-a-mini-challenge/
en løsning
http://asicdigitaldesign.wordpress.com/2008/01/24/ultimate-technical-interview-question-the-standard-solution/
en mer optimal løsning:
http://asicdigitaldesign.wordpress.com/2008/01/31/ultimate-technical-interview-question-take-2/

Det er en annen papir circulating på Internett for alle odde klokke dividers som var svært interessant, men jeg kan ikke finne det nå.

ND.
http://asicdigitaldesign.wordpress.com/