Klokke Splitte - hvordan man skal håndtere en sen ankomst kant?

[Digital-L0gik]

Hi everyone,

Jeg har en bred klokke kommer ut av et stykke av ip at tidene som kommer ut på hver kant av så fort clk.Min design krever at jeg deler denne klokken med 2, og jeg gjør det ved en enkel flip flop konfigurasjon (ingen PLL er tilgjengelig for bruk).Min bekymring er at min deles clock kanten kanskje kommer senere til flip flops som er fanget noen av datafiler ridning ute på raskere clk.Faren ligger i å miste data.Hva kan jeg gjøre for å håndtere muligheten for en sen ankomst kant?

Takk.

 

[Shelby]

Først blir de dataene lanserte være rask klokken og fanget av langsomme klokken bare kan lanseres annenhver syklus, ellers treg klokken går glipp halvparten av data.Hvis utformingen tar seg av det, da har du ingen bekymringer.De to klokkene kan grupperes og balansert sammen under klokken tre syntese å sikre at alle klokke kanter kommer rundt samme tid.

 

[Digital-L0gik]

Ja, jeg står for det.Takk for svar.Du har rett, vil klokke tre syntese ta vare på den.