klokken

[chaitu2k]

hvor di i utlede 5.2MHz klokke fra 25 MHz klokke i digitale domenet ... jeg prøvde å bruke tellerne, men det gir ikke meg desimal del ....

 

[dynoboy]

Hei dude,
dette er en virkelig utfordrende situasjon ... lar vente og se hvor mange medlemmer kan svare ...
Hva jeg føler dette er virkelig en komplisert secne er Digital Domain men du kan gå videre og prøve PLL's eller noen slike kretser .... PLL du kan endre ref. spenning eller noe sånt ...

Men jeg skal prøve å finne ut av dette snart jeg allerede har spredt ordet rundt, hvis jeg får litt mer info jeg vil definitivt komme tilbake ...

ha det

 

[radiohead]

ja, 50MHz/125 * 13 = 5.2MHz.Du har integrert PLL skjer mange felles FPGA's.For ASIC design: du må designe dem selv!(bør ikke være for vanskelig med hensyn til frekvensområdet).

Men ta vare på klokkefase justering!

 

[albertyin]

PLL kan løse den.
Men noen enkel måte?

 

[metal]

Hallo

Du kan bruke frekvensen divider SN74LS292.

men dessverre, vil du ikke ha en faktor på 10, så du har å leke seg.

Jeg har datablad fra her:

http://focus.ti.com/docs/prod/folders/print/sn74ls292.html

Hilsen

 

[fotball]

PLL kan løse den.hvis du vil bruke digital krets å implementere det, kan du prøve å bruke FSM til å generere flere klokker.

 

[kkoko]

Du kan gjøre en slik oscillator med enkle Invertor og quarz.

 

[Teddy]

I tilfelle du bruker PLL du trenger akkurat prescaler som div med 26 og tilbakemeldinger divider av 125.Det ville giv den til deg med en presisjon på 6.5ppm